【正文】 ival time before clock: Maximum output required time after clock: Maximum binational path delay: No path found 根據(jù)仿真結(jié)果，本設(shè)計(jì)的加密處理速度達(dá)到(64*76. 617*3 )/(16*3+3) =,將近300Mbps，完全滿(mǎn)足普通lOM/100M網(wǎng)絡(luò)的速率要求。另外，《標(biāo)準(zhǔn)數(shù)據(jù)加密算法》一書(shū)中有詳細(xì)的實(shí)例分析，此實(shí)例在本設(shè)計(jì)中的驗(yàn)證同樣正確，數(shù)據(jù)如下:KEY:5b 5a 57 67 6a 56 67 6e (FEBRUARY)PLAIN:67 5a 69 67 5e 5a 6b 5a (RETRIEVE)OUTPUT:97 4a ff bf 86 02 2d if4. 2. Z實(shí)際硬件臉證 在Xilinx的開(kāi)發(fā)平臺(tái)ISES. 2下用Verilog HDL完成設(shè)計(jì)，并進(jìn)行了綜合和仿真。下面是串口調(diào)試圖: 圖43 如上圖，Key為5b 5a 57 67 6a 56 67 6e (FEBRUARY)PLAIN: 67 5a 69 67 5e 5a 6b 5a (RETRIEVE) (00為預(yù)定的終止位)Ciph OUTPUT: 97 4a ff bf 86 02 2d if，結(jié)果正確。一般地，一個(gè)軍事通信總站的部隊(duì)構(gòu)成是這樣的:一個(gè)部隊(duì)機(jī)關(guān)，是行政中心，設(shè)在軍事重鎮(zhèn)，比如省會(huì):還有很多營(yíng)，連，哨所分散在各部隊(duì)駐扎的地區(qū)，負(fù)責(zé)本地區(qū)所有部隊(duì)的通信值勤與維護(hù)。下面是軍事通信總站用戶(hù)服務(wù)呼叫中心系統(tǒng)結(jié)構(gòu)圖: 圖51通信總站用戶(hù)服務(wù)呼叫中心結(jié)構(gòu)圖 在上圖中，系統(tǒng)一方面通過(guò)通信總站業(yè)務(wù)網(wǎng)絡(luò)，以TCP/IP協(xié)議與通信總站(單機(jī)或多機(jī))進(jìn)行通訊，另一方面，通過(guò)PSTN與電話會(huì)議終端，電話/傳真用戶(hù)和數(shù)據(jù)用戶(hù)相連。用戶(hù)無(wú)論在何時(shí)(本系統(tǒng)24小時(shí)全天服務(wù))都可以通過(guò)電話或傳真機(jī)撥通總站的用戶(hù)服務(wù)呼叫中心進(jìn)行查詢(xún)。這里采用的是端一端的DES加密方式。A。加密設(shè)備對(duì)通過(guò)它的所有數(shù)據(jù)都進(jìn)行加密，包括數(shù)據(jù)，路由信息，協(xié)議信息等。無(wú)論相關(guān)人員在何地都一樣能通過(guò)電話會(huì)議系統(tǒng)，參加總站召開(kāi)的各種會(huì)議，從而給總站節(jié)省了大量的財(cái)政支出和寶貴的時(shí)間。當(dāng)然，這些措施在一定程度上可以保證信息傳遞的可靠性，但是，由于通信線路很長(zhǎng)，各地的情況很復(fù)雜，而且現(xiàn)在敵對(duì)分子截獲信息的手段也越來(lái)越多，越來(lái)越高明，因此在目前情況下信息傳遞的可靠性還存在著很大的安全隱患，在這種情況下，對(duì)信息加密就是一種重要的保證信息安全傳遞的措施[23]5. 2軍事通信總站用戶(hù)服務(wù)呼叫中心系統(tǒng)結(jié)構(gòu) 軍事通信總站各單位之間的通信聯(lián)系是通過(guò)用戶(hù)服務(wù)呼叫中心完成的。由于每個(gè)省內(nèi)各個(gè)部隊(duì)都分散駐扎在全省的各個(gè)地區(qū)，所以相應(yīng)的通信總站的營(yíng)，連，哨,所也分散在省內(nèi)的各個(gè)地區(qū)。為了簡(jiǎn)單起見(jiàn)，在這里選取了與上述仿真testbench相同的測(cè)試數(shù)據(jù)來(lái)加以說(shuō)明。圖42通過(guò)波形仿真圖也可以初步檢驗(yàn)DES加密模塊的正確性。本章是本論文的重點(diǎn)。NET DECRYPT LOC=p6。NET Display3 LOC=p111”。NET TX_ena LOC=p10。 b00。 b1101。 b01) begin Display=DisplayA2。 Control=0。 d50000。// end /*********七段數(shù)碼管顯示***********//*********譯碼部分**************/wire[6:0] DisplayAl,DisplayA2,DisplayBl,DisplayB2。 pramIpram(.clk(clk)，.clk_slow(CLK16X)，.data_in8(DIN)，.data_in64(DATA_IN64)，.modesel(MODESEL)，.data_in8_ en(DATAREADY)，.data_in64_ en(DATA_IN64_ EN)，.addr_a(FRAME_COUNTER[11:3])，.addr_b(BLOCK_COUNTER)，.ramsel(FRAME_COUNTER[2:0])，.data_ out8 (SENDDATA[7:0])，.data out64(DATA_OUT64))。assign DIN[7:0]= { DOUT[0]，DOUT[1]，DOUT[2]，DOUT[3]，DOUT[4]，DOUT[5]，DOUT[6]，DOUT [ 7]}。wire [8:0] RAM_ADDR。 wire [11:0] FRAME_COUNTER。//output flag。input RXD。b0), .WEB(data_in64 en))。每一塊存儲(chǔ)區(qū)大小都為4K, SPARTAN II不同型號(hào)提供414塊(block)不等的存儲(chǔ)塊。本設(shè)計(jì)中協(xié)議規(guī)定文件以一個(gè)十六進(jìn)制00數(shù)據(jù)作為結(jié)束，因此檢測(cè)到幀數(shù)據(jù)為00時(shí)將RX_ done信號(hào)置高，表明文件接收完畢。異步串行通信關(guān)鍵要保證通信雙方收發(fā)同步。 其中，3級(jí)流水線由移位寄存器(SR)和1個(gè)觸發(fā)器(FF)構(gòu)成，在SR中完成兩級(jí)流水線，在FF中實(shí)現(xiàn)第三級(jí)。S盒性能的提高對(duì)于整個(gè)設(shè)計(jì)性能會(huì)有很大的改善，因此S盒是整個(gè)設(shè)計(jì)優(yōu)化的重點(diǎn)[17]。因此，在本設(shè)計(jì)中，選取了UART作為通信接口[15]。最終采取的整體方案可以用下圖簡(jiǎn)要表示:圖31 DES加密核心原理圖 通過(guò)設(shè)置輪計(jì)數(shù)器對(duì)所進(jìn)行的輪運(yùn)算進(jìn)行計(jì)數(shù)，控制DATAMUX和KEYMUX兩個(gè)數(shù)據(jù)選擇器選擇進(jìn)入輪函數(shù)運(yùn)算的是加密中間數(shù)據(jù)還是原始輸入數(shù)據(jù)，以達(dá)到復(fù)用輪函數(shù)的目的。在下一個(gè)時(shí)鐘周期，寄存器1中的結(jié)果經(jīng)過(guò)第二輪處理存入寄存器2中。2, UART與DES模塊之間的位寬轉(zhuǎn)換。由于Verilog HDL巨大的優(yōu)越性，使得它廣泛流行，尤其是在ASIC設(shè)計(jì)領(lǐng)域，更是處于主流地位。l Verilog HDL具有混合建模的能力，即在一個(gè)設(shè)計(jì)中各個(gè)模塊可以在不同設(shè)計(jì)層次 上建模和描述?；赩erilog HDL的優(yōu)越性，IEEE于1995年制定了Verilog HDL的IEEE標(biāo)準(zhǔn)，即Verilog HDL 13641995。 ，可以用于從算法級(jí)，門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象層次的數(shù)字系統(tǒng)設(shè)計(jì)。利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層(從抽象到具體)逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。 2:使用MXE進(jìn)行功能仿真，仿真時(shí)可以自己?jiǎn)尾娇刂七壿嬃康淖兓部梢杂谜Z(yǔ)言寫(xiě)一個(gè)TestBench來(lái)進(jìn)行仿真，還可以使用WebPack中提供的TestBench生成工具HDLBencher來(lái)用圖形化的界面生成一個(gè)TestBencho 3:使用Xilinx ISE WebPack中集成的XST綜合工具進(jìn)行邏輯綜合。 *板載Atmel S系列的AT89S52單片機(jī)，可減輕FPGA編程負(fù)擔(dān)，也可獨(dú)立進(jìn)行單片機(jī)實(shí)驗(yàn)，AT89S52不需要編程器，在線可編程。EITS2003的性能與特點(diǎn):*可編程邏輯器件Xilinx SpartanIIE系列FPGAXC2S100E,PQ208封裝，10萬(wàn)門(mén)，其他兼容可選的FPGA規(guī)模從5萬(wàn)門(mén)到30萬(wàn)門(mén)不等。表28左移表 比如，C3和D3分別由C2和D2通過(guò)左移兩位得到，C16和D16分別由C15和Dl5左移位得到。在上表中查詢(xún)第i行，第j列的那個(gè)數(shù)。2. 1. 2初始序列變換IP如表1所示:表21 IP IP運(yùn)算可以描述為將原數(shù)據(jù)序列中第58位作為新序列中的第1位，原序列中的第50位作為新序列中的第2位，其他位也都同樣地進(jìn)行序列變換，最后一位數(shù)據(jù)是原序列的第7位[6]。本章小結(jié)本章首先介紹了DES的基本概念及特點(diǎn)，然后講述了DES加密系統(tǒng)的研究背景，現(xiàn)狀，意義及應(yīng)用前景。 2: 以EITS2003開(kāi)發(fā)板為硬件開(kāi)發(fā)平臺(tái)，ISEwebpack為開(kāi)發(fā)軟件，用Verilog硬件描述語(yǔ)言設(shè)計(jì)并且實(shí)現(xiàn)了三大模塊的具體功能及整體連接。這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使他們只能實(shí)現(xiàn)規(guī)模較小的電路。. 2 PLD發(fā)展過(guò)程 當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。所有的保密性依賴(lài)于密鑰。盡管它帶有過(guò)去時(shí)代的特征，但它很好地抗住了多年的密碼分析，除可能的最強(qiáng)有力的敵手外，對(duì)其他的攻擊仍然是安全的。本文設(shè)計(jì)實(shí)現(xiàn)了一種基于FPGA的DES加密系統(tǒng)?；贔PGA的DES加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)摘要隨著信息技術(shù)的發(fā)展，計(jì)算機(jī)應(yīng)用滲透到社會(huì)生活的各個(gè)領(lǐng)域，特別是軍事的應(yīng)用，使人們對(duì)信息的依賴(lài)程度越來(lái)越高，因而信息安全技術(shù)顯得格外重要。所以，應(yīng)用FPGA來(lái)設(shè)計(jì)和實(shí)現(xiàn)DES加密算法具有十分重要的現(xiàn)實(shí)意義和廣闊的應(yīng)用前景。t need to test, the quality is steady and the product can be inspected on line. So, the FPGA is widely used to design and make product. Therefore, using the FPGA to design and implement the DES encryption arithmetic is very important and it will be widely used in much field. The main contributions of the paper are as follow: 1: Completed the whole design of the DES encryption system .The whole system includesthe DES encryption core module, he UART munication interface module and Block RAM memory module. 2: Used the Verilog hardware design language to design and implement the function and the whole connection of the three modules by the EITS2003 as the hardware development flat roof and the ISEwebpack as the software development tool. 3: Used the PC, SCOMAssistant, the UART munication interface and the EITS2003 development plat roof to test and rerify the function of the whole system. 4: Discussed the application of the DES encryption system in the military munication station.Key words:DES,FPGA, Verilog, UART, BIockRAM， Data Encryption摘要…………………………………………..………………………………………………..工ABSTRACT…………………………………………………………………………………..工工第一章緒論……………………………………………….. ………………………………………11. 1 DES的基本概念及特點(diǎn)……………………………………………………………. …..1 1. 2基于FPGA的DES加密系統(tǒng)的研究背景，意義，及應(yīng)用前景………………………..1 1. 2. 1 DES加密系統(tǒng)現(xiàn)狀及發(fā)展………………………………………………...……..1 1. 2. 2 PLD發(fā)展過(guò)程……………………………………………….. …………………..1 1. 3本文主要工作及章節(jié)安排…………………………………………………………….....2 1. 3. 1本文主要工作………………………………………………….……………..…..2 ……………………………………………………………………….…..2 本章小結(jié)…………………………………………………………………………………..…..3第二章DES加密算法原理及系統(tǒng)開(kāi)發(fā)環(huán)境……………………………………………….……..4 2. 1 DES加密算法原理……………………………………………………………...………..4 2. 1. 1 DES加密算法原理簡(jiǎn)介……………………………………………...…………..4 2. 1. 2初始序列變換IP………………………………………………….………………5 2. 1. 3加密函數(shù)f………………………………………………..……….………………6 2. 1. 4子密鑰生成………………………………………………..……..………………9