通信系統(tǒng)pcm系統(tǒng)設(shè)計(jì)與仿真(存儲版)
【正文】 00112001010001000100000在13折線法中，無論輸入信號是正是負(fù)，均按8段折線（8個段落）進(jìn)行編碼。、信號源子系統(tǒng)的組成：由三個幅度相同、頻率不同的正弦信號（圖符9）合成，如下圖4所示: 圖PCM編碼器模塊 PCM編碼器模塊主要由信號源（圖符7）、低通濾波器（圖符15）、瞬時壓縮器（圖符16）、A/D轉(zhuǎn)換器（圖符8）、并/串轉(zhuǎn)換器（圖符10）、輸出端子構(gòu)成（圖符9），實(shí)現(xiàn)模型如下圖5所示: 圖5信源信號經(jīng)過 PCM 編碼器低通濾波器（圖符15）完成信號頻帶過濾，由于PCM量化采用非均勻量化，還要使用瞬時壓縮器實(shí)現(xiàn)A律壓縮后再進(jìn)行均勻量化，A/D轉(zhuǎn)換器（圖符8）完成采樣及量化，由于A/D轉(zhuǎn)換器的輸出是并行數(shù)據(jù)，必須通過數(shù)據(jù)選擇器（圖符10）完成并/串轉(zhuǎn)換成串行數(shù)據(jù)，最后通過圖符（9）輸出PCM編碼信號。、 PCM譯碼器模塊 PCM譯碼器是實(shí)現(xiàn)PCM編碼的逆系統(tǒng)。6Comm: CompanderALaw，Max Input = 177。總體來說，這次實(shí)習(xí)我受益匪淺。心得體會 本次課程設(shè)計(jì)在剛開始的過程中無從下手，手忙腳亂，時間又緊，最終決定用軟件仿真來實(shí)現(xiàn)PCM的編碼過程。s Complement，Gate Delay = 0 sec，Threshold = 500e3 v， True Output = 1 v，F(xiàn)alse Output = 0 v，No. Bits = 8 ，Min Input = v，Max Input = v，Rise Time = 0 sec，Analog = t21 Output 0， Clock = t1 Output 00Logic: DACTwo39。 （4）數(shù)據(jù)選擇器：圖符10為帶使能端的8路數(shù)據(jù)選擇器，與74151功能相同，在這里完成A/D轉(zhuǎn)換后的數(shù)據(jù)的并/串轉(zhuǎn)換，圖符1113為選擇控制端，在這里控制輪流輸出并行數(shù)據(jù)為串行數(shù)據(jù)。PCM編譯碼器的實(shí)現(xiàn)可以借鑒單片PCM編碼器集成芯片，如：TP3067A、CD22357等。在逐次比較型編碼方式中，無論采用幾位碼，一般均按極性碼、段落碼、段內(nèi)碼的順序排列。圖3 13折線表1列出了13折線時的值與計(jì)算值的比較。實(shí)際中，非均勻量化的實(shí)際方法通常是將抽樣值通過壓縮再進(jìn)行均勻量化。因此，當(dāng)信號較小時，則信號量化噪聲功率比也就很小，這樣，對于弱信號時的量化信噪比就難以達(dá)到給定的要求。(b) 量化從數(shù)學(xué)上來看，量化就是把一個連續(xù)幅度值的無限數(shù)集合映射成一個離散幅度值的有限數(shù)集合。通過仿真設(shè)計(jì)電路，分析電路仿真結(jié)果，為最終硬件實(shí)現(xiàn)提供理論依據(jù)。利用SystemView 實(shí)現(xiàn)脈沖編碼調(diào)制(PCM)仿真，可以為硬件電路實(shí)現(xiàn)提供理論依據(jù)。基于信號的用于通信系統(tǒng)的動態(tài)仿真軟件SystemView具有強(qiáng)大的功能，可以滿足從底層到高層不同層次的設(shè)計(jì)、分析使用，并且提供了嵌入式的模塊分析方法，形成多層系統(tǒng)，使系統(tǒng)設(shè)計(jì)更加簡潔明了，便于完成復(fù)雜系統(tǒng)的設(shè)計(jì)。分別完成時間上離散、幅度上離散、及量化信號的二進(jìn)制表示。當(dāng)量化器輸入信號幅度落在與之間時，量化器輸出電平為。非均勻量化是根
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1