【正文】 nal sAddsp: std_logic_vector(23 downto 0)。 signal sAlutoa: std_logic_vector(23 downto 0)。在C1S1P2譯碼過程中，譯碼/控制器根據(jù)指令的類型對這幾個信號賦值。139。139。 AddrBus=ZZZZZ000。 sFuncode1=000000000000000000000000。 RC_CtrlSig(2)=sRC_CtrlSig2(21)。 Atotmp2=sAtotmp2(2)。以上為對控制/譯碼模塊工作過程的概述。最后，我要對指導老師賀前華教授和韋崗教授表示衷心的感謝，他們耐心的指導和嚴謹?shù)闹螌W態(tài)度讓我深深感動。[2] 王志華 鄧仰東：《數(shù)字集成系統(tǒng)的結構話設計與高層次綜合》，清華大學出版社，2000年7月。在軟件測試上需要盡量大的覆蓋每種可能出現(xiàn)的狀況，在硬件測試上最好能做專門的測試電路對下載以后的FPGA進行測試。而與師兄和同學們的合作過程中，也使我認識如何以一個團隊進行項目開發(fā)、如何更有效的進行意見交流和信息共享。到這里，操作碼以及形成。 RD=sRD(2)。 ROM_Controller RC_CtrlSig(0)=sRC_CtrlSig0(21)。 sAtotmp2=011111111111111111111111。039。 單周期指令 sPC_AR=111。 單周期指令 sPC_AR=111。其中，Timing_Name是對各個狀態(tài)的類型定義，考慮到MCS－51指令中最長的指令周期是4各機器周期，所以這里從C1S1P1開始一直定義到C4S6P2。 signal sBustotmp2: std_logic_vector(23 downto 0)。 signal sSubsp: std_logic_vector(23 downto 0)。 signal sDataBus4 : std_logic_vector(23 downto 0)。 MOVX指令標志 signal sPC_AR : std_Logic_Vector(2 downto 0)。 ALUtoB : out std_Logic。 RETI_Instr : out std_Logic。 subSP : out std_Logic。 ROM 控制器部分 PC_AR : out std_Logic。Funcode：提供給ALU的信號，ALU根據(jù)Funcode來執(zhí)行相應的算術、邏輯等運算。AtoTMP2：提供給ALU的信號，使Acc寄存器數(shù)據(jù)送入TMP2；subSP：提供給RAM控制器的信號，SP－1信號；PC_AR：提供給ROM控制器信號；167。但如果為每條指令都單獨進行譯碼，單獨分配一塊資源，那么將造成資源的很大浪費。第三章 譯碼/控制模塊的實現(xiàn)167。ALU控制模塊：模塊中包括A寄存器、B寄存器、暫存器1（TMP1）、暫存器2（TMP2）、標志寄存器（PSW）。其實現(xiàn)的功能包括完成4種工作方式的定時/計數(shù)器；每個S5P2檢查外部中斷；向中斷控制部分提供4個中斷申請標志。在每個S1P1時刻檢查如果有中斷申請，則判斷如果當前指令不是RETI （如果是訪問IE或IP的話，由中斷部分控制等到下一條指令開始執(zhí)行后再申請中斷）則響應該中斷，在接下來的3個指令周期內把PC壓棧，和跳到相應的入口處。但是，對于較簡單的硬件，采用分別譯碼方案，電路規(guī)模要小一些。對控制部分來講，分離后的模型應能夠對確定指令發(fā)出缺點的微操作緒論；對數(shù)據(jù)路徑來講，要確定運算自用分配，也就是把執(zhí)行具體指令的微操作緒論分配到一定的硬件資源上，并能夠根據(jù)微操作控制信號的狀態(tài)完成相應的操作。由于單片機指令的執(zhí)行過程是一個周而復始的取指令、分析指令和執(zhí)行指令的過程，微處理器可以看成是典型地帶有數(shù)據(jù)路徑地有限狀態(tài)機，其中時鐘電路與控制單元組合構成了有限狀態(tài)機，指令的運算在數(shù)據(jù)路徑中進行，外圍電路構成CPU的協(xié)處理器。在第4個狀態(tài)，如果是多字節(jié)指令，要從ROM中讀取指令的第二字節(jié)；如果是間接尋址，則要形成新的數(shù)據(jù)有效地址。④ 指令周期：是執(zhí)行一條指令所占用的全部時間，一個指令周期通常含有1～4個機器周期。但在功能單元的控制上卻有了重大變化，采用了特殊功能寄存器（SFR）的集中控制方法。在訪問外部存儲器時，它可以作為擴展電路高8位地址總線送出高8位地址。③PSEN（29腳）：此腳的輸出是外部程序存儲器的讀選通信號。2． 外接晶體引腳XTAL1和XTAL2XTAL1（19腳）接外部晶體的一個引腳。片內程序存儲器ROM/EPROM（4KB/8KB），用以存放程序，數(shù)據(jù)和表格。 畢業(yè)設計的目標本次畢業(yè)設計的目標，是利用VHDL語言來開發(fā)與8051單片機兼容的IP核。這無疑極大地威脅這我國信息網(wǎng)絡乃至整個國家的安全；制約著我國微電子行業(yè)乃至整個信息行業(yè)的發(fā)展；限制著我國微電子產(chǎn)業(yè)在國內外市場上的競爭力。它功能強大，支持方框圖（BDE）和有限狀態(tài)機（FSM）的編輯，操作簡單，使用方便。 開發(fā)工具的選擇 VHDL開發(fā)工具隨著VHDL應用的逐漸廣泛，各個廠商的VHDL開發(fā)工具也越來越多。MCS51是Intel公司生產(chǎn)的其中一個單片機系列的名稱。這個系列的單片機集成有8位CPU、并行I/O口、8位定時/計數(shù)器。也正是由于這種原因，從80年代以來，無論是教學科研領域，還是工程開發(fā)部門，學習單片機，應用單片機，新技術浪潮一浪高過一浪。標準化的規(guī)則和風格，為設計的再利用提供了有力的支持。用VHDL書寫的源文件，既是程序又是文檔，既是技術人員直接交換信息的文件，又可作為合同簽約者之間的文件。VHDL（VHSIC Hardware Description Language）是由美國國防部在20世紀70年代末提出的VHSIC（Very High Speed Integrated Circuit）計劃的產(chǎn)物。硬件描述語言（Hardware Description Language, HDL）就是順應這種情況而產(chǎn)生和發(fā)展起來的。3．綜合綜合（synthesis第三次變革：四業(yè)分離的IC產(chǎn)業(yè)90年代，隨著INTERNET的興起，IC產(chǎn)業(yè)跨入以競爭為導向的高級階段，國際競爭由原來的資源競爭、價格競爭轉向人才知識競爭、密集資本競爭。IC產(chǎn)業(yè)僅處在以生產(chǎn)為導向的初級階段。 集成電路設計簡介 集成電路發(fā)展簡史自1958年美國德克薩斯儀器公司(TI)發(fā)明集成電路（Intergrated Circuit—簡稱IC）后，隨著硅平面技術的發(fā)展，二十世紀六十年代先后發(fā)明了雙極型和MOS型兩種重要的集成電路，它標志著由電子管和晶體管制造電子整機的時代發(fā)生了量和質的飛躍，創(chuàng)造了一個前所未有的具有極強滲透力和旺盛生命力的新興產(chǎn)業(yè)集成電路產(chǎn)業(yè)。 譯碼/控制模塊的實現(xiàn)過程 27 27第四章 總結與展望 33167。 VHDL語言簡介 8 硬件描述語言 8 VHDL語言 9167。 本次畢業(yè)設計的意義及目標 13 畢業(yè)設計的意義 13 畢業(yè)設計的目標 14第二章 系統(tǒng)總體規(guī)劃與構思 15167。該系列單片機誕生于1980年，功能強大、應用方便，已成為單片機領域的實際標準。第一次變革：以加工制造為主導的IC產(chǎn)業(yè)發(fā)展的初級階段。這時，無生產(chǎn)線的IC設計公司（Fabless）與標準工藝加工線（Foundry）相結合的方式開始成為集成電路產(chǎn)業(yè)發(fā)展的新模式。這使人們認識到，越來越龐大的集成電路產(chǎn)業(yè)體系并不有利于整個IC產(chǎn)業(yè)發(fā)展，分才能精，整合才成優(yōu)勢。5．布局布線對上一步的硬件連接關系進行布局布線，這有點類似于在EDA設計中使用Protel進行PCB版的設計。從底向上（bottomup）設計方法這種方法可以看作是從頂向下設計的逆向過程。一般認為，HDL應該具有以下能力：能在希望的抽象層次上進行精確而簡練的描述；易于產(chǎn)生用戶手冊、服務手冊等文件，以便多人配合工作；在不同層次上都易于形成用于模擬和驗證的設計描述；在自動設計系統(tǒng)中（例如高層次綜合、硅編譯器等）可作為設計輸入；可以進行硬、軟件的聯(lián)合設計，消除硬、軟件開發(fā)時間上的間隔；易于修改設計和把相應的修改納入設計文件中；在希望的抽象層次上可以建立設計者與用戶的通信界面。目前，VHDL’93的擴展工作扔在進行之中。使用VHDL可以延長設計的生命周期。盡管PC機的應用已相當普遍，但是，在工控領域、在日益追求小而精，輕而薄的自動化控制器月動化儀器儀表、家電產(chǎn)品等方面，PC機仍有所不相適宜。1972年4月Intel公司又研制成功了功能較強的8位微處理器，Intel 8008。片內RAM、ROM容量加大，尋址范圍可達64K字節(jié)，有的片內還帶有A/D轉換器接口。由于MCS－51單片機功能強大、應用方便，在小到中型應用場合常常見其身影。 Altera公司的Max＋Plus IIAltera 的MAX+PLUS II可編程邏輯開發(fā)軟件，提供了一種與結構無關的全集成化設計環(huán)境，使設計者能對Altera的各種PLD系列方便地進行設計輸入、快速處理和器件編程。缺點：由于MAX＋Plus II主要是為Altera公司自己的AHDL語言設計的，對VHDL語言支持的不是太好，不少語法均不支持。 其他輔助工具在畢業(yè)設計中，還用到了其他一些開發(fā)工具，如Keil公司的Keil μVision等。”這里集成電路設計與制造被放在電子信息領域高技術創(chuàng)新的第一位。本報告將著重介紹8051IP核模塊的劃分以及譯碼器部分的實現(xiàn)。五個中斷源的中斷控制系統(tǒng)。在單片機內部，接至上述振蕩器的反相放大器的輸出端。④EA/VPP（31腳）：當EA端保持高電平時，訪問內部程序存儲器，但在PC（程序計數(shù)器）值超過0FFFH時，將自動轉向執(zhí)行外部程序存儲器內的程序。作為第一功能使用時，作為普通I/O口用，功能和操作方法與P1口相同。 MCS51單片機的指令分解 CPU時序一條指令可以分解為若干基本的微操作。因為時鐘發(fā)生器是上述的2分頻觸發(fā)器，所以它是振蕩周期的兩倍，時鐘周期被分為兩個節(jié)拍，即P1節(jié)拍和P2節(jié)拍。這對模塊的劃分、有限資源的重復利用以及各個模塊的具體實現(xiàn)均有指導性的作用。對于單周期指令，在此執(zhí)行完畢，返回第1狀態(tài)，開始執(zhí)行下一條指令；否則，還要經(jīng)過下面的狀態(tài)，完成指令的執(zhí)行。即根據(jù)系統(tǒng)功能劃分好各個模塊；然后對各個模塊進行具體代碼的編寫，并對各個模塊進行單獨的功能測試；最后將完成的各部分模塊統(tǒng)一、連接起來進行總的調試。內部數(shù)據(jù)交換可以采用信號賦值形式或者采取總線結構。ROM模塊：本模塊的主要負責從ROM中取得指令代碼/操作數(shù)。復位時把堆棧指針SP置為07H。實現(xiàn)功能包括負責處理中斷的開放、禁止及優(yōu)先級判斷，是否響