【正文】 戶根據(jù)用戶的特殊要求編制的應(yīng)用程序,這類軟件通常實(shí)現(xiàn)用戶的某類要求.3. 計(jì)算機(jī)的工作過程(1)計(jì)算機(jī)的工作過程就是執(zhí)行指令的過程 指令由操作碼和操作數(shù)組成:操作碼地址碼 操作碼指明本指令完成的操作地址碼指明本指令的操作對(duì)象(2)指令的存儲(chǔ) 指令按照存儲(chǔ)器的地址順序連續(xù)的存放在存儲(chǔ)器中.(3)指令的讀取 為了紀(jì)錄程序的執(zhí)行過程,需要一個(gè)記錄讀取指令地址的寄存器,稱為指令地址寄存器,由于指令通常按照地址增加的順序存放,故此,每次讀取一條指令之后,程序計(jì)數(shù)器加一就為讀取下一條指令做好準(zhǔn)備.(4)執(zhí)行指令的過程 在控制器的控制下,完成以下三個(gè)階段任務(wù):1)取指令階段 按照程序計(jì)數(shù)器取出指令,程序計(jì)數(shù)器加一2)指令譯碼階段 分析操作碼,決定操作內(nèi)容,并準(zhǔn)備操作數(shù)3)指令執(zhí)行階段 執(zhí)行操作碼所指定內(nèi)容(三) 計(jì)算機(jī)性能指標(biāo)1. 吞吐量,響應(yīng)時(shí)間(1) 吞吐量:單位時(shí)間內(nèi)的數(shù)據(jù)輸出數(shù)量.(2) 響應(yīng)時(shí)間:從事件開始到事件結(jié)束的時(shí)間,也稱執(zhí)行時(shí)間.2. CPU時(shí)鐘周期,主頻,CPI,CPU執(zhí)行時(shí)間(1) CPU時(shí)鐘周期:機(jī)器主頻的倒數(shù),TC(2)主頻:CPU工作主時(shí)鐘的頻率,機(jī)器主頻Rc(3)CPI:執(zhí)行一條指令所需要的平均時(shí)鐘周期(4)CPU執(zhí)行時(shí)間:TCPU=InCPITC In執(zhí)行程序中指令的總數(shù) CPI執(zhí)行每條指令所需的平均時(shí)鐘周期數(shù) TC時(shí)鐘周期時(shí)間的長(zhǎng)度3. MIPS,MFLOPS(1)MIPS:(Million Instructions Per Second) Te:執(zhí)行該程序的總時(shí)間=指令條數(shù)/(MIPS)In:執(zhí)行該程序的總指令數(shù)Rc:時(shí)鐘周期Tc的到數(shù) MIPS只適合評(píng)價(jià)標(biāo)量機(jī),可以得到多個(gè)運(yùn)算結(jié)果.(2) MFLOPS: (Million Floating Point Operations Per Second) MFLOPS=Ifn/(Te)Ifn:程序中浮點(diǎn)數(shù)的運(yùn)算次數(shù),同一程序運(yùn)行在不同的計(jì)算機(jī)上時(shí)往往會(huì)執(zhí)行不同數(shù)量的指令數(shù),但所執(zhí)行的浮點(diǎn)數(shù)個(gè)數(shù)常常是相同的.特點(diǎn)：1. MFLOPS取決于機(jī)器和程序兩方面,不能反映整體情況,只能反映浮點(diǎn)運(yùn)算情況2. 同一機(jī)器的浮點(diǎn)運(yùn)算具有一定的同類可比性,而非同類浮點(diǎn)操作仍無(wú)可比性當(dāng)前微處理器的發(fā)展重點(diǎn)①進(jìn)一步提高復(fù)雜度來(lái)提高處理器性能②通過線程進(jìn)程級(jí)的并發(fā)性提高處理器性能③將存儲(chǔ)器集成到處理器芯片來(lái)提高處理器性能④發(fā)展嵌入式處理器軟件開發(fā)有以下幾個(gè)特點(diǎn)1) 開發(fā)周期長(zhǎng)2) 制作成本昂貴3) 檢測(cè)軟件產(chǎn)品質(zhì)量的特殊性計(jì)算機(jī)的展望一、計(jì)算機(jī)具有類似人腦的一些超級(jí)智能功能 要求計(jì)算機(jī)的速度達(dá)1015/秒 二、芯片集成度的提高受以下三方面的限制? 芯片集成度受物理極限的制約? 按幾何級(jí)數(shù)遞增的制作成本? 芯片的功耗、散熱、線延遲計(jì)算機(jī)輔助設(shè)計(jì)CAD 計(jì)算機(jī)輔助制造CAM計(jì)算機(jī)輔助工藝規(guī)劃 Computer Aided Process Planning CAPP計(jì)算機(jī)輔助工程 Computer Aided Engineering CAE計(jì)算機(jī)輔助教學(xué) Computer Assisted Instruction CAI 科學(xué)計(jì)算和數(shù)據(jù)處理 工業(yè)控制和實(shí)時(shí)控制網(wǎng)絡(luò)技術(shù)應(yīng)用虛擬現(xiàn)實(shí)辦公自動(dòng)化和管理信息系統(tǒng) Computer Aided DesignCAD,CAM,CIMS Computer Aided Manufacturing多媒體技術(shù) Computer Integrated Manufacturing System人工智能,模式識(shí)別,文字/語(yǔ)音識(shí)別,語(yǔ)言翻譯,專家系統(tǒng),機(jī)器人…二, 數(shù)據(jù)的表示和運(yùn)算(一) 數(shù)制與編碼1. 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換1)進(jìn)位計(jì)數(shù)制進(jìn)位計(jì)數(shù)制是指按照進(jìn)位制的方法表示數(shù),不同的數(shù)制均涉及兩個(gè)基本概念:基數(shù)和權(quán). 基數(shù):進(jìn)位計(jì)數(shù)制中所擁有數(shù)字的個(gè)數(shù).權(quán):每位數(shù)字的值等于數(shù)字乘以所在位數(shù)的相關(guān)常數(shù),這個(gè)常數(shù)就是權(quán).任意一個(gè)R進(jìn)制數(shù)X,設(shè)整數(shù)部分為n位,小數(shù)部分為m位,則X可表示為:X＝an1rn1 + an2rn2 + ┅ + a0r0 + a1r1 + a2r2 + ┅ + amrm(X)r = 2)不同數(shù)制間的數(shù)據(jù)轉(zhuǎn)換 (1)二,八,十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) 利用上面講到的公式: (N)2=∑Di?2i ,(N)8=∑Di?8i, (N)16=∑Di?16i,進(jìn)行計(jì)算.(2)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)通常要對(duì)一個(gè)數(shù)的整數(shù)部分和小數(shù)部分分別進(jìn)行處理,各自得出結(jié)果后再合并.u 對(duì)整數(shù)部分,一般采用除2取余數(shù)法,其規(guī)則如下:將十進(jìn)制數(shù)除以2,所得余數(shù)(0或1),所得余數(shù)即為二進(jìn)制數(shù)次低位的值,如此進(jìn)行下去,直到商等于0為止,最后得的余數(shù)是所求二進(jìn)制數(shù)最高位的值.u 對(duì)小數(shù)部分,一般用乘2取整數(shù)法,其規(guī)則如下:將十進(jìn)制數(shù)乘以2,所得乘積的整數(shù)部分即為對(duì)應(yīng)二進(jìn)制小數(shù)最高位的值,然后對(duì)所余數(shù)的小數(shù)部分部分乘以2,所得乘積的整數(shù)部分為次高位的值,如此進(jìn)行下去,直到乘積的小數(shù)部分為0,或結(jié)果已滿足所需精度要求為止.(3)二進(jìn)制數(shù),八進(jìn)制數(shù)和十六進(jìn)制數(shù)之間的轉(zhuǎn)換八進(jìn)制數(shù)和十六進(jìn)制數(shù)是從二進(jìn)制數(shù)演變而來(lái)的:由3位二進(jìn)制數(shù)組成1位八進(jìn)制數(shù)。. . . .計(jì)算機(jī)組成原理一, 計(jì)算機(jī)系統(tǒng)概述(一) 計(jì)算機(jī)發(fā)展歷程,1500繼電器,重30噸,占地170m2,耗電140kw,?諾依曼(VanNeumann)首次提出存儲(chǔ)程序概念,將數(shù)據(jù)和程序一起放在存儲(chǔ)器,雖然對(duì)馮?諾依曼機(jī)進(jìn)行很多改革,但結(jié)構(gòu)變化不大,仍稱馮?諾依曼機(jī).一般把計(jì)算機(jī)的發(fā)展分為五個(gè)階段:發(fā)展階段時(shí)間硬件技術(shù)速度/(次/秒)第一代19461957電子管計(jì)算機(jī)時(shí)代40 000第二代19581964晶體管計(jì)算機(jī)時(shí)代200 000第三代19651971中小規(guī)模集成電路計(jì)算機(jī)時(shí)代1 000 000第四代19721977大規(guī)模集成電路計(jì)算機(jī)時(shí)代10 000 000第五代1978現(xiàn)在超大規(guī)模集成電路計(jì)算機(jī)時(shí)代100 000 000 ENIAC(Electronic Numerical Integrator And Computer)電子數(shù)字積分機(jī)和計(jì)算機(jī) EDVAC(Electronic Discrete Variable Automatic Computer)電子離散變量計(jì)算機(jī) 組成原理是講硬件結(jié)構(gòu)的 系統(tǒng)結(jié)構(gòu)是講結(jié)構(gòu)設(shè)計(jì)的 摩爾定律 . 每代芯片的成本大約為前一代芯片成本的兩倍 新摩爾定律 全球入網(wǎng)量每6個(gè)月翻一番. 數(shù)學(xué)家馮由4位二進(jìn)制數(shù)組成1位十六進(jìn)制數(shù).對(duì)一個(gè)兼有整數(shù)和小數(shù)部分的數(shù)以小數(shù)點(diǎn)為界,小數(shù)點(diǎn)前后的數(shù)分別分組進(jìn)行處理,不足的位數(shù)用0補(bǔ)足.對(duì)整數(shù)部分將0補(bǔ)在數(shù)的左側(cè),.2. 真值和機(jī)器數(shù)真值:數(shù)據(jù)的數(shù)值通常以正(+)負(fù)()號(hào)后跟絕對(duì)值來(lái)表示,稱之為“真值”. 機(jī)器數(shù):在計(jì)算機(jī)中正負(fù)號(hào)也需要數(shù)字化,一般用0表示正號(hào),.3. BCD碼(Binary Coded Decimal以二進(jìn)制編碼的十進(jìn)制碼),從中選出10種來(lái)表示十進(jìn)制數(shù)位的0～9,用0000,0001,…,1001分別表示0,1,…,9,每個(gè)數(shù)位內(nèi)部滿足二進(jìn)制規(guī)則,而數(shù)位之間滿足十進(jìn)制規(guī)則,故稱這種編碼為“以二進(jìn)制編碼的十進(jìn)制(binary coded decima1,簡(jiǎn)稱BCD)碼”.在計(jì)算機(jī)內(nèi)部實(shí)現(xiàn)BCD碼算術(shù)運(yùn)算,要對(duì)運(yùn)算結(jié)果進(jìn)行修正,對(duì)加法運(yùn)算的修正規(guī)則是: 如果兩個(gè)一位BCD碼相加之和小于或等于(1001)2,即(9)10,不需要修正。當(dāng)真值為負(fù)時(shí),原碼,補(bǔ)碼和反碼的表示形式不同,其它符號(hào)位都用“1”表示,而數(shù)值部分有這樣的關(guān)系,即補(bǔ)碼是原碼的“求反加1”,反碼是原碼的“每位求反”.2. 定點(diǎn)數(shù)的運(yùn)算1)定點(diǎn)數(shù)的位移運(yùn)算左移,絕對(duì)值擴(kuò)大。(Y1 Y2 …Yn)符號(hào)∣表示把符號(hào)位和數(shù)值鄰接起來(lái). 原碼兩位乘和原碼一位乘比較原碼一位乘原碼兩位乘符號(hào)位操作數(shù)絕對(duì)值絕對(duì)值的補(bǔ)碼移位邏輯右移算術(shù)右移移位次數(shù)n最多加法次數(shù)n2定點(diǎn)補(bǔ)碼一位乘法有的機(jī)器為方便加減法運(yùn)算,: [X浮點(diǎn)數(shù)是指小數(shù)點(diǎn)位置可浮動(dòng)的數(shù)據(jù),通常以下式表示: N=MRE其中,N為浮點(diǎn)數(shù),M(Mantissa)為尾數(shù)(可正可負(fù)),E(Exponent)為階碼(可正可負(fù)),R(Radix)稱為“階的基數(shù)(底)”,而且R為一常數(shù),一般為2,所有數(shù)據(jù)的R都是相同的,浮點(diǎn)數(shù)的機(jī)內(nèi)表示一般采用以下形式:浮點(diǎn)數(shù)的機(jī)內(nèi)表示一般采用以下形式:MsEM 1位 n+1位 m位Ms是尾數(shù)的符號(hào)位,設(shè)置在最高位上.E為階碼(移碼),有n+1位,一般為整數(shù),其中有一位符號(hào)位,設(shè)置在E的最高位上,用來(lái)表正階或負(fù)階.M為尾數(shù)(原碼),有m位,=0,表示正號(hào),Ms=1,:當(dāng)R＝2,且尾數(shù)值不為0時(shí),其絕對(duì)值大于或等于(),通過將尾數(shù)左移或右移,并修改階碼值使之滿足規(guī)格化要求.浮點(diǎn)數(shù)的表示范圍以通式N=MRE設(shè)浮點(diǎn)數(shù)階碼的數(shù)值位取m位,尾數(shù)的數(shù)值位取n位2)IEEE754標(biāo)準(zhǔn)(Institute of Electrical and Electronics Engineers美國(guó)電氣和電子工程協(xié)會(huì))S階碼(含階符)尾 數(shù)數(shù)符 小數(shù)點(diǎn)位置根據(jù)IEEE 754國(guó)際標(biāo)準(zhǔn),常用的浮點(diǎn)數(shù)有三種格式:符號(hào)位S階碼尾數(shù)總位數(shù)短實(shí)數(shù)182332長(zhǎng)實(shí)數(shù)1115264臨時(shí)實(shí)數(shù)1156480單精度格式32位,階碼為8位,處在最高位.由于IEEE754標(biāo)準(zhǔn)約定在小數(shù)點(diǎn)左部有一位隱含位, .例如,…0,…,可省去. 階碼部分采用移碼表示,移碼值127,1到254經(jīng)移碼為126到+127.S(1位)E(8位)M(23位)N(共32位)符號(hào)位000符號(hào)位0不等于0(1)S如果裝入位為假時(shí),表示該頁(yè)不在存儲(chǔ)器中,就產(chǎn)生頁(yè)失效中斷,需從外存調(diào)入頁(yè).中斷處理時(shí)先通過外部地址變換,一般通過查外頁(yè)表,將虛地址變換為外存中的實(shí)際地址,到外存中去選頁(yè),然后通過I/.,每次訪存都要讀頁(yè)表,如果頁(yè)存放在主存中,就意味著訪存時(shí)間至少是兩次訪問主存的時(shí)間,虛擬存儲(chǔ)器才能實(shí)用.根據(jù)訪存的局部性,可能只用表中的很少幾項(xiàng),因此應(yīng)重點(diǎn)提高使用概率高的這部分頁(yè)表的訪問速度,可用快速硬件構(gòu)成全表小得多的部分表格,而將整個(gè)表格放在主存中,虛地址到實(shí)地址的變換方法如后圖所示.查表時(shí),根據(jù)虛頁(yè)表同時(shí)查找快表和慢表,當(dāng)在快表中查到該虛頁(yè)號(hào)時(shí),就能很快找到對(duì)應(yīng)的實(shí)頁(yè)號(hào),將其送入主存實(shí)地址寄存器,同時(shí)使慢表的查找作廢,這時(shí)主存的訪問速度沒降低多少.如果在快表中查不到,則經(jīng)過一個(gè)訪主存的時(shí)間延遲后,將從慢表中查到的實(shí)頁(yè)送入實(shí)地址寄存器,同時(shí)將此虛頁(yè)號(hào)和對(duì)應(yīng)的實(shí)頁(yè)號(hào)送入快表,這里也涉及到用一個(gè)替換算法從快表中替換出一行.快表的存在對(duì)所有的程序員都是透明的.軟磁盤存儲(chǔ)器硬盤軟盤速度高低磁頭固定、活動(dòng)、浮動(dòng)活動(dòng)、接觸盤片盤片固定盤、盤組大部分不可換可換盤片價(jià)格高低環(huán)境苛刻四, 指令系統(tǒng)人們習(xí)慣把每一條機(jī)器語(yǔ)言的語(yǔ)句稱為機(jī)器指令,而又將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)指令的執(zhí)行過程 讀取指令 指令地址(在PC中)送到地址寄存器 讀主存,讀出內(nèi)容(指令代碼)送入指令寄存器IR 分析指令 形成下一條指令的地址并送到PC中 執(zhí)行指令 用一到幾個(gè)執(zhí)行步驟,完成指令的運(yùn)算、操作功能, 不同的指令操作步驟和具體運(yùn)算、操作功能各不相同 減產(chǎn)有無(wú)中斷請(qǐng)求 無(wú)中斷請(qǐng)求、進(jìn)入下一條指令的執(zhí)行過程 (一) 指令格式1. 指令的基本格式,操作結(jié)果的去向及所執(zhí)行的操作,一條指令必須包含下列信息: (1)操作碼,具體說明了操作的性質(zhì)及功能. (2)操作數(shù)的地址. (3)操作結(jié)果的存儲(chǔ)地址. (4)下一條指令的地址. 從上述分析可知,一條指令實(shí)際上包括兩種信息即操作碼和地址碼.操作碼(operation code)用來(lái)表示該指令所要完成的操作(如加,減,乘,除,數(shù)據(jù)傳送等),則該機(jī)器最多包含27=128條指令.地址碼用來(lái)描述該指令的操作對(duì)象,或直接給出操作數(shù)或指出操作數(shù)的存儲(chǔ)器地址或寄存器地址(即寄存器名).操作碼的長(zhǎng)度不固定會(huì)增加指令譯碼和分析難度,使控制器的設(shè)計(jì)復(fù)雜.操作碼尋