dsp的ad轉(zhuǎn)換器ppt課件(存儲(chǔ)版)
【正文】 ONVn+1。 ?位 2 INT MOD SEQ2： SEQ2的中斷模式控制位。 ?位 13 SOC SEQ1：開始轉(zhuǎn)換 SOC觸發(fā)排序器 1。 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 24 ADC控制寄存器 1： ADCTRL1 ? 位 14 RESET: 模數(shù)轉(zhuǎn)換模塊軟件復(fù)位位。 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 22 ADC內(nèi)核時(shí)鐘和采樣保持時(shí)鐘 通往 ADC的時(shí)鐘鏈 ADC時(shí)鐘定標(biāo) 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 23 ADC寄存器 ? ADC控制寄存器 1： ADCTRL1。 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 17 ADC輸入通道選擇控制寄存器 ADCCHSELSEQn設(shè)置 Bits5~12 Bits11~8 Bits7~4 Bits3~0 V1 I3 I2 I1 ADCCHSELSEQ1 x x V3 V2 ADCCHSELSEQ2 x x x x ADCCHSELSEQ3 x x x x ADCCHSELSEQ4 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 18 ADC結(jié)果寄存器 ADC結(jié)果寄存器 ADC轉(zhuǎn)換結(jié)果 ADC結(jié)果寄存器 ADC轉(zhuǎn)換結(jié)果 ADCRESULT0 I1 ADCRESULT8 x ADCRESULT1 I2 ADCRESULT9 x ADCRESULT2 I3 ADCRESULT10 x ADCRESULT3 V1 ADCRESULT11 x ADCRESULT4 V2 ADCRESULT12 x ADCRESULT5 V3 ADCRESULT13 x ADCRESULT6 x ADCRESULT14 x ADCRESULT7 x ADCRESULT15 x 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 19 3. 同時(shí)采樣模式 ADC有同時(shí)采樣兩路 ADCINxx輸入的能力，前提為一路輸入是 ADCINA0~ADCINA7，另一路輸入是ADCINB0 ~ ADCINB7，而且兩路輸入的偏移量是對(duì)應(yīng)的，例如 ADCINA0 和 ADCINB0。雙排序器模式為兩個(gè)獨(dú)立的 8狀態(tài)（或 8通道）轉(zhuǎn)換。 ? ADC狀態(tài)和標(biāo)志寄存器 : ADCST。 ? EVA、 EVB觸發(fā)源可以獨(dú)立工作在雙排序器模式。 ? 16通道，多路選通輸入。2022/6/2 山東大學(xué)控制學(xué)院 張東亮 1 第 5章 DSP的 A/D轉(zhuǎn)換器 本章內(nèi)容： F281x的 A/D轉(zhuǎn)換器的特點(diǎn) 自動(dòng)排序器原理 自動(dòng)排序模式 ADC時(shí)鐘定標(biāo) ADC寄存器 ADC的 C語言編程實(shí)例 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 2 F281x的 A/D轉(zhuǎn)換器的特點(diǎn) TMS320C281x DSP 控制器是一種 32位單片機(jī)(Microcontroller)， 即單片解決方案 (Single Chip Solution), 也是由 CPU、 存儲(chǔ)器 、 接口等組成 。 ? 25 MHz的 ADC時(shí)鐘頻率，轉(zhuǎn)換時(shí)間短。 ? 排序器可以工作在啟動(dòng) /停止模式，允許多個(gè)時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。 ? 自動(dòng)排序狀態(tài)寄存器 : ADCASEQSR。 單排序器可以有 16個(gè)轉(zhuǎn)換通道。觸發(fā)事件 2在時(shí)間上相差 25微秒。模式 2中斷操作 (即每 2次 EOS產(chǎn)生 1個(gè)中斷 )。 ? ADC轉(zhuǎn)換結(jié)果緩沖寄存器 : ADCRESULT0~15。 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 25 ADC控制寄存器 2： ADCTRL2 ?位 15 EVB SOC SEQ：級(jí)聯(lián)排序器模式下 EVB SOC使能位 ?位 14 RST SEQ1：復(fù)位排序器 1位。 ?位 3 INT ENA SEQ2： SEQ2的中斷使能控制位。 ADC時(shí)鐘分頻情況 ADCCLKPS[3~0] 內(nèi)核時(shí)鐘分頻 ADCLK 0000 0 HSPCLK/(ADCTRLl[7]+1) 000l 1 HSPCLK/[2*(ADCTRLl[7]+1)] 0010 2 HSPCLK/[4*(ADCTRLl[7]+1)] … … … 1110 14 HSPCLK/[28*(ADCTRLl[7]+1)] 1111 15 HSPCLK/[30*(ADCTRLl[7]+1)] 2022/6/2 山東大學(xué)控制學(xué)院 張東亮 29 最大通道轉(zhuǎn)換寄存器： ADCMAXCONV 位
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1