【正文】 情況。此時，可以測得各門的輸入和輸出電位。只有 Vi 降至使 VS=VT 時，電路才翻回到 Q=1， Q=0 的原態(tài)。 CX 所有的輸出級都有緩沖級，以提供較大的驅動電流。 圖 1411 多諧振蕩器 電子技術論壇 電子發(fā)燒友 36 （ 4）構成單穩(wěn)態(tài)觸發(fā)器 圖 1412（ a）為下降沿觸發(fā)；圖 1412（ b）為上升沿觸發(fā)。將正弦信號頻率置 1KHZ，調節(jié)信號電壓由低到高觀測輸出波形的變化。 電子技術論壇 電子發(fā)燒友 38 實驗十五 555 時基電路及其應用 一、實驗目的 1．熟悉 555 型集成時基電路的電路結構、工作原理及其特點。雙極型的電源電壓 Vec=+5V～ +15V，輸出 的最大電流可達 200mA， CMOS 型的電源電壓為 +3～ +18V。 （ a） （ b） 圖 151 555 定時器內部框圖及引腳排列 電子技術論壇 電子發(fā)燒友 39 VC 是控制電壓端（ 5 腳 ），平時輸出32VCC 作為比較器 A1 的參考電平，當 5 腳外接一個輸入電壓，即改變了比較器的參考電平，從而實現對輸出的另一種控制，在不接外電壓時，通常接一個 f 的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。波形圖如圖 152（ b）所示。輸出信號的時間參數是 T=tw1+tw2，tw1=（ R1+R2） C， tw2= 555 電路要求 R1 與 R2 均應大于或等于 1KΩ，但 R1+R2 應小于或等于 。當 R1=R W2 調至中心點，因充放電時間基本 相等，其占空比約為50％，此時調節(jié) W1 僅改變頻率，占空比不變。當 Vi 上升到 32 VCC 時， Vo 從高電平翻轉為低電平；當Vi 下降到 31 VCC 時， Vo 又從低電平翻轉為高電平。觀測 vc， vo 波形，測定波形參數。 2．擬定實驗中所需的數據、波形表格。 它的一路輸出 Q 作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出 Q 作為與非門 5 的輸入控制信號。定時元件 RC取值不同，輸出脈沖寬度也不同。 電子技術論壇 電子發(fā)燒友 46 圖 161 圖 162 圖 163 電子技術論壇 電子發(fā)燒友 47 附： 74LS196 引腳排列及功能 圖 163 為引腳排列，表 163 為功能表。其中計數器 ① 接成五進制形式，對頻率為的 50HZ 的 時鐘脈沖進行五分頻，在輸出端 Q3 取得周期為 的矩形脈沖，作為 計數器 ② 的時鐘輸入。 單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負脈沖信號 vi 由基本 RS 觸發(fā)器 Q 端提供，輸出負脈沖 vo則加到計數器的清除端 CR。 1．基本 RS 觸發(fā)器 圖 161 中單元Ⅰ為用集成與非門構成的基本 RS 觸發(fā)器。調換外接阻容元件 ，再試聽音響效果。 2．多諧振蕩器 （ 1）按圖 153 接線，用雙蹤示波器觀測 vc 與 vo 的波形，測定頻率。 電子技術論壇 電子發(fā)燒友 42 圖 157 示出了 VS， Vi 和 Vo 的波形圖。 （ a） （ b） 圖 153 多諧振蕩器 電子技術論壇 電子發(fā)燒友 41 圖 154 占空比可調的多諧振蕩器 （ 4）組成占空比連續(xù)可調并能調節(jié)振蕩頻率的多諧振蕩器 電路如圖 155 所示。電路沒有穩(wěn)態(tài)，僅存在兩個暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號，利用電源通過 R R2 向 C 充電，以及 C 通過 R2 向放電端 Ct 放 電，使電路產生振蕩。并使 2 端電位瞬時低于 31 VCC，低電平比較器動作，單穩(wěn)態(tài)電路即開始一個暫態(tài)過程，電容C 開始充電， VC 按指數規(guī) 律增長。 RD 是復位端，當 RD=0， 555 輸出低電平。555 和 7555 是單定時器。 2．分析各次實驗結果的波形，驗證有關的理論。 7．按圖 1411 連線，用示波器觀測輸出波形，測定振蕩頻率。 圖 1410 直接耦合光開關 光照時，輸入電壓上升至 ?TV 時，輸出為低電平，光照消失后，輸出恢復至高電平。同樣，在使用下降沿觸發(fā)時， Q 端必須連到（ +TR）端。當 Vi 由最大值下降到VT 值的時間內， R 仍等于 0， S=1，電路狀態(tài)也不變。電路的穩(wěn)定條件是 R＜ 1KΩ，輸出脈沖寬度 tw≈ 。 R、C 構成微分型定時電路，定時元件 R、 C 的取值不同，輸出脈寬 tw也不同。 4．在圖 136 中，為什么加上隔離二極管后能改善輸出脈沖的上升沿？ 六、實驗報告 1． 畫出實驗電路，整 理實驗數據與理論值進行比較。 （ 2）斷開 A、 B 間的短接線，觀察隔離二極管的作用。 （ 2）調節(jié)電位器觀察輸出波形的變化，測出上、下限頻率。現增加一個隔離二極管 D，以避免 C2 的充電電流經集電極電阻 R”c2。 C1 是頻率微調電容器，電容 C2 用于溫度特性校正。為此常用石英晶體作為信號頻率的基準。如輸出端加一非門，可實現輸出波形整形。 五、實驗預習要求 1．復習有關脈沖分配器的原理 2．按實驗任務要求，設計實驗線路，并擬定實驗方案及步驟。 圖 126 六拍通電方式的脈沖環(huán)行分配器邏輯圖 要使步進電機反轉，脈沖分配器應如何聯(lián)線，請自行考慮。其邏輯符號及引腳功能如圖 122 所示。 電子技術論壇 電子發(fā)燒友 22 實驗十二 脈沖分配器及其應用 一、實驗目的 1．熟悉集成時序脈沖分配器的使用方法及其應用。然后進行右移，實現加法運算。 （ 5）保持：寄存器予置任意 4 位二進制數碼 dcba，令 CR=1， S1=SO=0，加 CP 脈沖，觀察 寄存器輸出狀態(tài)，記錄之。 三、實驗設備及器件 電子技術論壇 電子發(fā)燒友 17 1． +5V 直流電源 2．單次脈沖源 3．邏輯電平開關 4． 01 指示器 5． 74LS194 2（或 CC40194） 74LS74（或 CC4013） 74LS183 四、實驗內容 1．測試 74LS194（或 CC40194）的邏輯功能 按圖 114 接線， CR、 S SO、 SL、 SR、 D D D DO 分別接至邏輯開關的輸出插口； Q Q Q QO 接至 LED 邏輯電平顯示輸入插口。再設進位觸發(fā)器 D 已被清零。 Q3Q2Q1QO=DSRQ3Q2Q1 ↑ 1 1 0 左移 串行數據送至左移輸入端 SL， CP 上升 沿進行左移。根據移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。 5． 選圖 103（ b）、（ c）、（ d）中任一電路進行實驗，記錄之。 （ 1）清除 令 CR=1，其它輸入為任意態(tài)，這時 Q3Q2Q1QO=0000，譯碼數字顯示為 0。 （ 1）按圖 101 連接， RD 接至邏輯開關輸出插口，將低位 CPO 端接單次脈沖源，輸出端 Q3 、 Q Q QO 接邏輯電平顯示輸入插口，各 SD 接高電平 +5V。 （ a） （ b） （ c） （ d） 圖 103 同步計數器級聯(lián)方案 4．實現任意進制計數 （ 1）用復位法獲得任意進制計數器 假定已有 N 進制 計數器，而需要得到一個 M 進制計數器時，只要 M＜ N，用復位法使計數器計數到 M 時置“ 0”，即獲得 M 進制計數器。 當 CR 為低電平， LD 為高電平時，執(zhí) 行計數功能。目前，無論是 TTL 還是 CMOS 集成電路，都有品種較齊全的中規(guī)模集成計數電路。 2．總結觀察到的波形，說明觸發(fā)器的觸發(fā)方式。 表 96 D CP Qn+1 Qn =0 Qn =1 0 0→ 1 1→ 0 1 0→ 1 1→ 0 5． 單發(fā)脈沖發(fā)生器 用 74LS74 型雙 D 觸發(fā)器，設計一個單發(fā)脈沖發(fā)生器的實驗線路。 在 CP 端輸入 1HZ 連續(xù)脈沖，用實驗箱上的邏輯筆觀察 Q 端的變化。如圖 95 所示。 表 91 輸 入 輸 出 SD RD CP J K Qn+1 Qn+1 0 1 1 0 1 0 0 1 0 0 φ φ 1 1 ↓ 0 0 Qn Qn 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn Qn 電子技術論壇 電子發(fā)燒友 3 1 1 ↑ Qn Qn 注： —— 任意態(tài)；↓ —— 高到低電平跳變 Qn（ Qn） —— 現態(tài)； Qn+1（ Qn+1） —— 次態(tài) φ —— 不定態(tài) 4． 觸發(fā)器之間的相互轉換 表 92 表 93 輸 入 輸 出 SD RD CP D Qn+1 Qn+1 0 1 1 0 1 0 0 1 0 0 φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ Qn Qn 在集成觸發(fā)器的產品中，每一種觸發(fā)器都有自己固定的邏輯功能。 后沿觸發(fā) JK觸發(fā)器的功能表如表 91 所示。通常稱 S 為置“ 1”端，因為 S=0 時觸發(fā)器被置“ 1”； R 為置“ 0”端，因為 R=0 時觸發(fā)器被置“ 0”，當S=R=1 時狀態(tài)保持。 2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測試方法。本實驗采用 74LS112 雙 JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。 3． D 觸發(fā)器 在輸入信號為單端的情況下， D 觸發(fā)器用起來最為方便，其狀態(tài)方程為 Qn+1=Dn 其輸出狀態(tài)的更新發(fā)生在 CP 脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時鐘到來前 D 端的狀態(tài)， D 觸發(fā)器的應用很廣，可用作數字信號的寄存，移位寄存，分頻和波形發(fā)生等。如圖 94（ a）所示，其狀態(tài)方程為 Qn+1=TQn+TQn T 觸發(fā)器的功能表如表 93 所示。 2．測試雙 JK觸發(fā)器 74LS112 邏輯功能 （ 1）測試 RD、 SD 的復位、置位功能 表 94 R S Q Q 1 1→ 0 電子技術論壇 電子發(fā)燒友 5 0→ 1 1→ 0 1 0→ 1 0 0 任取一只 JK觸發(fā)器， RD、 SD、 J、 K 端接邏輯開關輸出插口， CP 端接單次脈沖源， Q、Q 端接至邏輯電平顯示輸入插口。 （ 2）測試 D 觸發(fā)器的邏輯功能 按表 96 要求進行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在 CP 脈沖的上升沿（即由 0→ 1），記錄之。單發(fā)脈沖發(fā)生器就送出一個脈沖，該脈沖與手控觸發(fā)脈沖的時間長短無關。 計數器種類很多。 若將圖 101 稍加改動，即將低位觸發(fā)器的 Q 端與高一位的 CP 端相連接，即構成了一個 4 位二進制減法計數器。 加法計數 表 102 進位 輸入脈沖數 0 1 2 3 4 5 6 7 8 9 輸 出 Q3 0 0 0 0 0 0 0 0 1 1 電子技術論壇 電子發(fā)燒友 10 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 QO 0 1 0 1 0 1 0 1 0 1 借位 減計數 3．計數器的級聯(lián)使用 一個十進制計數器只能表示 0～ 9 十個數，為了擴大計數器范圍，常用多個十進制計數器級聯(lián)使用。 電子技術論壇 電