【正文】 (4) 0010 1001 1001 1000 8. 將下列 8421BCD 碼表示為十進(jìn)制數(shù) 和二進(jìn)制數(shù)： (1) 01111001 (2) 001010000101 (3) 011000000111 (4) 010110010000 【解】 (1) 79， 1001111B (2) 285， 100011101B (3) 607， 1001011111B (4) 590， 1001001110B 9. 將下列數(shù)值或字符串表示為相應(yīng)的 ASCII 碼： (1) 51 (2) 7FH (3) C6H (4) Computer (5) how are you? 【解】 (1) 0110101 0110001 (2) 0110111 1100110 1101000 (3) 1100011 0110110 1101000 (4) 1100011 1101111 1101101 1110000 1110101 1110100 1100101 1110010 (5) 1101000 1101111 1110111 0100000 1100001 1110010 1100101 0100000 1111001 1101111 1110101 0111111 10. 定點(diǎn)數(shù)和浮點(diǎn)數(shù)表示方法各有什么特點(diǎn)？ 【解】用浮點(diǎn)表示法比定點(diǎn)表示法表示數(shù)的范圍大，浮點(diǎn)數(shù)的運(yùn)算比定點(diǎn)數(shù)的運(yùn)算復(fù)雜 11. 微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)三者之間有什么不同？ 【解】微處理器（ CPU），由運(yùn)算器和控制器組成。 14. 簡(jiǎn)述計(jì)算機(jī)執(zhí)行指令和執(zhí)行程序的過(guò)程。因地址總是從CPU 送出去的，所以地 址總線是單向的。位是計(jì)算機(jī)所能表示的最基本最小的數(shù)據(jù)單位。諾依曼計(jì)算機(jī)體系結(jié)構(gòu)理論？ 【解】計(jì)算機(jī)的發(fā)展趨勢(shì)包括：微處理器的位數(shù)增加（ 4 位→ 64 位）；采用并行處理技術(shù)；集中式主機(jī)模式逐漸被客戶 /服務(wù)器模式所取代；網(wǎng)絡(luò)技術(shù)的應(yīng)用和普及；多媒體技術(shù)技術(shù)應(yīng)用等。它們的區(qū)別在于， 8086 外部的數(shù)據(jù)也是 16 位，而 8088 的外部數(shù)據(jù)為 8 位。 80486 是將 80386 和數(shù)學(xué)協(xié)處理器 80387 以及一個(gè) 8KB 的高速緩存集成在一個(gè)芯片內(nèi)，并且在 80X86 系 列中首次采用了 RISC 技術(shù)，可以在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令。 (6) Pentium II PentiumII 與以往的 Pentium 處理器使用了不同的封裝方式，它將處理器放到了盒中。 (9) Pentium III 它采用了與 Pentium II 相同的 SLOT1 結(jié)構(gòu)，具有 100MHz 的外頻，其內(nèi)部集成了 64K 的一級(jí)緩存， 512K 的二級(jí)緩存仍然安裝在 SLOT1 的卡盒內(nèi)，工作頻率是 CPU 的一半。 Baby/Mini AT 主板：隨著電子元件集成化程度的提高，相同功能的主板不再需要全 AT的尺寸。 BTX 具有如下特點(diǎn)：支持 Lowprofile，也即窄板設(shè)計(jì)，系統(tǒng)結(jié)構(gòu)將更加緊湊；針對(duì)散熱和氣流的運(yùn)動(dòng)，對(duì)主板的線路布局進(jìn)行了優(yōu)化 設(shè)計(jì)；主板的安裝將更加簡(jiǎn)便，機(jī)械性能也將經(jīng)過(guò)最優(yōu)化設(shè)計(jì)。 顯示器：是用戶與計(jì)算機(jī)對(duì)話的主要窗口。 應(yīng)用軟件指用戶用各種語(yǔ)言編制的解決各種問(wèn)題的軟件，如財(cái)務(wù)管理軟件、銀行管理軟件、文字處理軟件等。 (3) Unix Unix 是一種分時(shí)計(jì)算機(jī)操作系統(tǒng)， 1969 在 ATamp。 執(zhí)行部件由內(nèi)部寄存器組、算術(shù)邏輯運(yùn)算單元（ ALU）與標(biāo)志寄存器（ FR）及內(nèi)部控制邏輯等三部分組成。用作 8 位寄存器時(shí)分別記為 AH、 AL、 BH、 BL、 CH、 CL、 DH、 DL。 DX（ DH、 DL）數(shù)據(jù)寄存器。 BP 和 SP 一般用于堆棧微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 10 段。 堆棧段寄存器 SS：堆棧段寄存器用來(lái)存放堆棧存儲(chǔ)區(qū)的起始地址。 4. 狀態(tài)標(biāo)志與控制標(biāo)志有何不同，程序中是怎樣利用這兩類標(biāo)志的？標(biāo)志寄存器有哪些標(biāo)志位，各在什么情況下置位 ? 【解】狀態(tài)標(biāo)志根據(jù)算術(shù)邏輯運(yùn)算結(jié)果由硬件自動(dòng)設(shè)定，它們反映運(yùn)算結(jié)果的某些特征或狀態(tài)，可作為后繼操作（如條件轉(zhuǎn)移）的判斷依據(jù)。在 BCD 碼運(yùn)算時(shí)，該標(biāo)志用于十進(jìn)制調(diào)整。當(dāng) DF=1 時(shí)，每微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 11 次操作后變址寄存器 SI、 DI自動(dòng)減量，因此處理方向是由高地址向低地址方向進(jìn)行。 TF=0 時(shí)，用戶程序會(huì)連續(xù)不斷地執(zhí)行，不會(huì)產(chǎn)生單步中斷。偏移地址從 0000H～ FFFFH變化，對(duì)應(yīng) 64KB 的空間。 代碼段寄存器 CS：用來(lái)存放代碼段存儲(chǔ)區(qū)域的起始地址。用 A0 位來(lái)區(qū)分兩個(gè)存儲(chǔ)體。第一個(gè)總線周期 BHE A0＝ 01，從奇地址讀寫(xiě)低字節(jié)，在微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 13 AD15～ AD8 上傳送的數(shù)據(jù)有效。 11. 8086 系統(tǒng)中的存儲(chǔ)器采用什么結(jié)構(gòu)？如何與地址、數(shù)據(jù)線連接？ 【解】 8086 系統(tǒng)中將 1MB 存儲(chǔ)空間分成兩個(gè) 512KB 的物理存儲(chǔ)體。節(jié)的起始地址稱為段基址。 多 CPU 系統(tǒng)中包括兩個(gè)以上處理器，其中一個(gè)為 8086 作為主處理器，其它處理器作為協(xié)處理器，一般多用于復(fù)雜的大中型系統(tǒng)。 讀總線周期：在 T3狀態(tài)內(nèi)存或 I/O 端口將數(shù)據(jù)送上數(shù)據(jù)總線。 微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 15 8086 系統(tǒng)的起動(dòng)程序從 CS 16+IP 即 FFFF0H 地址開(kāi)始執(zhí)行。 【解】 8086 最小模式下的讀周期時(shí)序見(jiàn)教材圖 215。 ⑤ 實(shí)現(xiàn)了虛擬存儲(chǔ)管理。 【解】 80386 的特點(diǎn)： 80386 是全 32 位結(jié)構(gòu)，它的外部數(shù)據(jù)總線和內(nèi)部數(shù)據(jù)通道，包括寄存器、 ALU 和內(nèi)部總線都是 32 位的。 表 31 80386 引腳與 8086 的區(qū)別 8086CPU 80386CPU 共有 40 個(gè)引腳 共有 132 個(gè)引腳 16 條地址 /數(shù)據(jù)復(fù)用線 4 條地址線 34 條地址線 32 條數(shù)據(jù)線 在總線寬度控制信號(hào) 16BS 的控制下，可實(shí)現(xiàn) 16 位或 32 位數(shù)據(jù)傳送。 (3)ADS ：地址狀態(tài)信號(hào)，三態(tài)輸出，類似于 8086 的 ALE 信號(hào)。這樣，只要段選擇符內(nèi)容不變，就不需要到內(nèi)存中查描述符表，從而加快了段地址尋址的速度。其中 TR0～ TR5 保留備用。在實(shí)模式下， 80386 的工作方式與 8086 相似，可保持 80386 與 8086 兼容：地址總線仍為 20 位，不用虛擬地址的概念，存儲(chǔ)器最大容量仍為 1MB，其尋址機(jī)制、存儲(chǔ)器管理均與 8086 相同；數(shù)據(jù)總線為 32 位，數(shù)據(jù)總線與地址總線是相互獨(dú)立的，內(nèi)部寄存器主要作為 16 位使用，操作數(shù)默認(rèn)長(zhǎng)度是 16 位，也可以按 32 位使用，這時(shí)要在指令加上越權(quán)訪問(wèn)前綴；中斷處理結(jié)構(gòu)與 8086 相同； 80386 具有 4 級(jí)特權(quán)級(jí)，程序運(yùn)行在最高級(jí)（ 0 級(jí)）上，除少數(shù)幾條指令外， 80386 的絕大部分指令均可在實(shí)模式下執(zhí)行。但存儲(chǔ)管理機(jī)制與 8086 不同，它把 1MB 的存儲(chǔ)空間分為 256 個(gè)頁(yè)面，每頁(yè) 4KB。 5. 什么是邏輯地址和物理地址，邏輯地址、線性地址和物理地址三者之間的關(guān)系是什么？ 【解】邏輯地址：用戶程序中所使用的地址稱為邏輯地址。 【解】 486 微處理器的內(nèi)部結(jié)構(gòu)包括九個(gè)功能單元，這些單元是：總線接口單元、高速緩存（ CACHE）、指令預(yù)取單元、指令譯碼單元、控制單元、整數(shù)和數(shù)據(jù)通路單元、浮點(diǎn)單元、分段單元和分頁(yè)單元等。 微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 19 分段單元將程序發(fā)出的邏輯地址轉(zhuǎn)換成線性地址，并將此線性地址發(fā)向分頁(yè)單元和CACHE。 (4) 分支預(yù)測(cè) Pentium 提供一個(gè)稱為分支目標(biāo)緩沖器 BTB（ Branch Target Buffer）的小 CACHE 來(lái)動(dòng)態(tài)地預(yù)測(cè)程序分支，當(dāng)一條指令導(dǎo)致程序分支時(shí)， BTB 記下這條指令和分支目標(biāo)的地址，并用這些信息預(yù)測(cè)這條指令再次產(chǎn)生分支時(shí)的路徑，預(yù)先從此處預(yù)取指令，保證流水線的指令預(yù)取步驟不會(huì)空置。 (3) 將 DATAX 和 DATAY 相加，其和放在 DATAY 中。 【解】程序段如下： XOR AH， AH ； AH 清零 MOV CX,8 ；重復(fù) 8 次 LP1： SHR AL， 1 ；邏輯右移 ,將最最低位移入 CF RCL AH， 1 ；帶進(jìn)位的循環(huán)左移，將 CF 移入 AH的最低位 LOOP LP1 MOV AL， AH ；存回 AL 9. 執(zhí)行下列程序段，指出各相關(guān)寄存器的內(nèi)容。 【解】程序段如下： MOV BX， BUF MOV AX， [BX] MOV CX， [BX＋ 2] SUB AL， CL MOV DL， AL DAA 微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 22 MOV AL， AH SBB AL， CH DAA MOV AH， AL MOV AL， DL MOV [BX＋ 4]， AX 7. 假設(shè) DX=36A5H， CL=3， CF=1，確定下列各條指令執(zhí)行后 DX 和 CF 的值。 (1) 將 1234H 送入 DS 中。 (2) 獨(dú)立的指令 CACHE 和數(shù)據(jù) CACHE Pentium 片內(nèi)有兩個(gè) 8K CACHE B，一個(gè)作為指令 CACHE，另一個(gè)作為數(shù)據(jù) CACHE，即雙路 CACHE 結(jié)構(gòu)，指令和數(shù)據(jù)分別使用不同的 CACHE，使 Pentium 的性能大大 超過(guò) 486 微處理器。 整數(shù)（數(shù)據(jù)通路）單元：數(shù)據(jù)在整數(shù)單元中存儲(chǔ)并完成 386 處理器指令及幾條新增指令的所有算術(shù)邏輯運(yùn)算。當(dāng)采用分頁(yè)機(jī)制時(shí)，線性地址通過(guò)分頁(yè)機(jī)構(gòu)再轉(zhuǎn)換成物理地址。在保護(hù)模式下，通過(guò) 執(zhí)行 IRETD 指令或進(jìn)行任務(wù)轉(zhuǎn)換，可以進(jìn)入虛擬 86 模式。程序指令的操作數(shù)和段內(nèi)的偏移地址都是 32 位，地址總線也是 32 位，物理地址空間為 232B=4GB，但對(duì)內(nèi)存單元的訪問(wèn)要通過(guò)一種稱為描述符的數(shù)據(jù)結(jié)構(gòu)才能實(shí)現(xiàn)。 實(shí)模式： 80386 加電啟動(dòng)或復(fù)位后自動(dòng)進(jìn)入這一模式。芯片內(nèi)設(shè)有 DR0～ DR7 八個(gè)調(diào)試寄存器，調(diào)試寄存器主要為系統(tǒng)程序設(shè)計(jì)人員準(zhǔn)備。 64 位的段描述符寄存器對(duì)程序員是不可見(jiàn)的。 (1) C/D ：數(shù)據(jù) /控制信號(hào)，輸出，表示當(dāng)前是數(shù)據(jù)傳送周期還是控制周期。 80386 設(shè)置了 4 級(jí)特權(quán)級(jí)，按優(yōu)先順序依次為 0 級(jí)、 1 級(jí)、 2 級(jí)、 3 級(jí)，前 3 級(jí)用于操作系統(tǒng)程序，后 1 級(jí)用于用戶程序。依靠這一機(jī)制，可支持系統(tǒng)程序和用戶程序的分離，并可進(jìn)一步分離不同級(jí)別的系統(tǒng)程序，大微型計(jì)算機(jī)原理及應(yīng)用技術(shù) 16 大提高了系統(tǒng)運(yùn) 行的可靠性。 ③ 具有“實(shí)地址模式”（ Real Address Mode，簡(jiǎn)稱為“實(shí)模式”）和“保護(hù)虛地址模式”（ Protected Virtual Address Mode，簡(jiǎn)稱為“保護(hù)模式”）”兩種工作模式。 該模式的配置圖見(jiàn)教材圖 28。 20. 8086 CPU 復(fù)位后，有哪些特征？ 8086 【解】 8086 CPU 復(fù)位后：所有內(nèi)部寄存器、標(biāo)志寄存器 IR及 ES、 SS、 DS 段寄存器清 0，指令隊(duì)列緩沖器清空，指令指針寄存器（ IP）清 0， CS 被置為 FFFFH；復(fù)位時(shí)，所有三態(tài)輸出總線變?yōu)楦咦锠顟B(tài)，這些三態(tài)總線包括 ： AD15～ AD0， A19/S6～ A16/S3， BHE /S7， 2S （ M/IO ）， 1 S（ DT/R ）， 0 S （ DEN ）， LOCK， WR ， RD ， INTA 等。一種基本操作稱為一個(gè)總線周期。 【解】當(dāng)前代碼段可尋址的存儲(chǔ)空間的大小： 64KB 當(dāng)前代碼段可尋址的存儲(chǔ)空間的地址范圍： 10000H～ 1FFFFH 17. 簡(jiǎn)述 8086 單 CPU 和多 CPU 系統(tǒng)各自主要特點(diǎn)，并說(shuō)明有何差別。 【解】 IOR：該信號(hào)有效時(shí)，對(duì) IO 端口執(zhí)行讀操作 IOW：該信號(hào)有效時(shí)，對(duì) IO 端口執(zhí)行寫(xiě)操作 MR ：該信號(hào)有效時(shí)，對(duì)存儲(chǔ)器執(zhí)行讀操作 MW ：該信號(hào)有效時(shí)，對(duì)存儲(chǔ)器執(zhí)行寫(xiě)操作 在最小模式時(shí)可分別用以下電路得到上述信號(hào)： 14. 什么是基地址和位移量，它們之間有何聯(lián)系？ 【解】 8086 CPU 內(nèi)部數(shù)據(jù)結(jié)構(gòu)是 16 位的，而外部尋址空間為 1MB。當(dāng) ALE＝ 1 時(shí)， 8282 輸出跟隨輸入變化，用 ALE 的下降沿將總線上已經(jīng)穩(wěn)定的地址信號(hào)鎖入 8282。在 AD15～ AD0上傳送的數(shù)據(jù)同時(shí)有效。 【解】 8086 系統(tǒng)中將 1MB 存儲(chǔ)空間分成兩個(gè) 512KB 的物理存儲(chǔ)體。節(jié)的起始地址的后 4 位二進(jìn)制數(shù)為全 0，稱為節(jié)的段地址。物理地址從 00000H～ FFFFFH 變化，對(duì)應(yīng) 1MB 的空間。 TF（ Trap Flag）陷阱標(biāo)志，用于單步操作。若超出了機(jī)器的表數(shù)的范圍，即為產(chǎn)生溢出，則 OF=1，否則 OF=0。 AF（ Auxiliary Carry Flag）輔助進(jìn)位標(biāo)志，又稱半進(jìn)位標(biāo)志。 指令隊(duì)列緩沖器：是一個(gè)與 CPU 速度相匹配的高速緩沖寄存器。 代碼段寄存器 CS：代碼段是存放程序代碼的存儲(chǔ)區(qū)域，代碼段寄存器用來(lái)存放代碼段存儲(chǔ)區(qū)域的起始地址。 DI（ Destination Index Register）目的變址寄存器。 CX（ CH、 CL）計(jì)數(shù)寄存器。 3. 8086 CPU 中有哪些寄存器，各有什么