觸發(fā)器和時(shí)序邏輯電路(1)(存儲版)
【正文】 1 0 01 1 0 11 1 1 01 1 1 19101112131415Q3 Q2 Q1 Q0十進(jìn)制數(shù)二進(jìn)制數(shù)計(jì)數(shù)脈沖數(shù)十進(jìn)制數(shù)二進(jìn)制數(shù)計(jì)數(shù)脈沖數(shù)四位二進(jìn)制同步計(jì)數(shù)器級間連接的邏輯關(guān)系 由 J、 K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路。FF3：當(dāng)：當(dāng) Q2= Q1 = = Q0=1 時(shí)時(shí) , , 再來一再來一個脈沖則翻轉(zhuǎn)。 ，分析其狀態(tài)轉(zhuǎn)換過程 由于計(jì)數(shù)脈沖沒有同時(shí)加到各位觸發(fā)器上，所以為 異步計(jì)數(shù)器 。FF2: : 當(dāng)當(dāng) Q1= Q0=1時(shí)，再來一個脈時(shí)，再來一個脈沖則翻轉(zhuǎn)一次。FFFF22：當(dāng)：當(dāng) Q00= = Q11= 1= 1時(shí)，再來一個脈沖時(shí)，再來一個脈沖則翻轉(zhuǎn)一次。 各觸發(fā)器逐級翻轉(zhuǎn)，因而工作速度較慢。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)， 因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后 ,后級觸發(fā)器才能翻轉(zhuǎn)。 上升 沿后輸入 D 不再起 作用，觸發(fā)器狀態(tài) 保持 , 即不會空翻。 CP下降沿 ( )觸發(fā)器翻轉(zhuǎn) (主、從觸發(fā)器狀態(tài)一致） R ?CQ ?J KQ ?S ?1RSCQ QSDRDCP從觸發(fā)器 主觸發(fā)器 (保持功能 ) (置 0 功能 ) (置 1 功能 ) (計(jì)數(shù)功能 ) SD 、 RD為直接置 置 0 端，不受時(shí)鐘控制，低電平有效， 觸發(fā)器工作時(shí) SD 、 RD應(yīng)接高電平。G2SD RDQ QG4amp。G2SD RDQ QG4amp。G1amp。G3CP當(dāng) CP=0時(shí) 1 1 R、 S 輸入狀態(tài)不起作用。同時(shí)變?yōu)?時(shí) 由于時(shí)間不可能完全，態(tài)可能是也可能是不能根據(jù)輸入信號確定。Q QG1amp。Q QG1amp。正常情況下，正常情況下，兩輸出端的狀態(tài)兩輸出端的狀態(tài)保持相反。 雙穩(wěn)態(tài)觸發(fā)器 雙穩(wěn)態(tài)觸發(fā)器： 具有 記憶功能 的邏輯單元電路，能儲存一位二進(jìn)制碼。 時(shí)序邏輯電路的特點(diǎn)： 雙穩(wěn)態(tài)觸發(fā)器 ， 是構(gòu)成時(shí)序邏輯電路的基本邏輯單元。態(tài)。 G 2 S D R D 設(shè)原態(tài)為 0 態(tài) 1 0 0 1 1 1 0 觸發(fā)器保持 0 態(tài)不變 復(fù)位 0 amp。amp。當(dāng)信號 SD= RD=0同時(shí)變?yōu)?1 時(shí) , 由于 與非 門的翻轉(zhuǎn)時(shí)間不可能完全相同 ， 觸發(fā)器狀態(tài)可能是 1 態(tài)，也可能是 0 態(tài)，不能根據(jù)輸入信號確定。S Ramp。G3CP0 被封鎖 被封鎖 amp。G1amp。G1amp。 (1) J=1, K=1 1 0 1 0 0 1 1 0 R ?CQ ?J KQ ?S ?1RSCQ QSDRDCP從觸發(fā)器 主觸發(fā)器 0 1 0 1 0 (2) J=0， K=1 設(shè)觸發(fā)器原態(tài)為 1 態(tài) 翻轉(zhuǎn)為 0 態(tài) 0 1 1 0 0 1 0 1 0 1 1 0 設(shè)觸發(fā)器原態(tài)為 0 態(tài) 01 R ?CQ ?J KQ ?S ?1RSCQ QSDRDCP從觸發(fā)器 主觸發(fā)器 保持為 0 態(tài) 0 1 0 1 0 (3) J=1， K=0 設(shè)觸發(fā)器原態(tài)為 0 態(tài) 翻轉(zhuǎn)為 1 態(tài) 1 0 0 1 1 0 1 0 1 0 0 1 01 設(shè)觸發(fā)器原態(tài)為 1 態(tài) 保持為 1 態(tài) R ?CQ ?J KQ ?S ?1RSCQ QSDRDCP從觸發(fā)器 主觸發(fā)器 0 1 0 (4) J=0， K=0 設(shè)觸發(fā)器原態(tài)為 0 態(tài) 保持原態(tài) 0 0 0 1 0 0 0 1 R ?CQ ?J KQ ?S ?1RSCQ QSDRDCP從觸發(fā)器 主觸發(fā)器 保持原態(tài) 保持原態(tài) 0 1 0 0 1 結(jié)論： nQJS ??nKQR ?? CP高電平時(shí)主觸發(fā)器狀態(tài)由 J、 K決定，從觸發(fā)器狀態(tài)不變。G6CPD數(shù)據(jù)輸入電路 D觸發(fā)器狀態(tài)表 D Qn+1 0 1 0 1 邏輯符號D CPQ QRDSD上升沿觸 發(fā)翻轉(zhuǎn) 2. 邏輯功能 CP 上升沿前接收 信號 , 上升沿時(shí)觸發(fā) 器翻轉(zhuǎn)， ( 其 Q 的狀 態(tài)與 D 狀態(tài)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1