eda設計報告word版(存儲版)
【正文】 PIN_71second[0]PIN_39LED2second [1]PIN_40second [2]PIN_41second [3]PIN_42second [4] PIN_47LED1second [5] PIN_48second [6] PIN_49lamp[0]PIN_103D6lamp[1]PIN_105D7lamp[3]PIN_106D8sethourPIN_7鍵7setmin PIN_4鍵4speakerPIN_129蜂鳴器SPEAKERreset PIN_10鍵8硬件測試過程與結果分析1）硬件測試：實驗硬件 GW48實驗系統(tǒng) cyclone EP1C3T144C8測試模式 測試方式clock選用clock0，短路帽選4HZ； 鍵8控制reset,鍵7控制sethour，鍵4控制setminute， DDD6顯示花樣燈lamp； 數碼管7用作小時顯示，高位是小時的十位，低位是小時的個位； 數碼管4用作分鐘顯示，高位是分鐘的十位，低位是分鐘的個位； 數碼管1用作秒鐘顯示，高位是秒鐘的十位，低位是秒鐘的個位；測試過程 （燈亮為高電平，燈滅為低電平） reset低電平清零復位，按鍵8使燈亮則時鐘開始從000000計時，秒鐘計時到59時向分鐘進1，分鐘計時到59時向小時進1； 鍵7用做調小時每來一個脈沖調一次調節(jié)范圍00——23； 鍵4用做調分鐘每來一個脈沖調一次調節(jié)范圍00—59； lamp燈顯的三個燈輪回亮； 當時鐘為00則蜂鳴器開始整點報時一分鐘。在應用VHDL的過程中讓我真正領會到了其并行運行與其他軟件（C語言）順序執(zhí)行的差別及其在電路設計上的優(yōu)越性。通過仿真和硬件測試，讓我認識到調試和硬件測試手段的多樣化，對于同一功能的電路可以采用多種模式進行硬件測試，但要選擇一個最佳方案，從而進行信號引腳的鎖定并與相應功能塊的硬件電路接口相連。整點報時報警模塊（文件名：） 1）VHDL語言描述程序見附錄2）整點報時模塊仿真波形圖3）波形分析由圖知對于整點報時模塊，當分鐘計數至59時來一個時鐘脈沖則產生一個進位信號，分鐘計數到00，此時產生報警信號持續(xù)一分鐘。039。 end if。039。 signal enmin_1,enmin_2:std_logic。 use 。3） 實驗連線：reset、setmin、hour連接撥動開關；計數時鐘信號clk接1HZ/4HZ時鐘信號；speak與揚聲器驅動speaker相連；lamp與三個發(fā)光二極管相連；hour[5..0]、minute[6..0]、second[6
環(huán)評公示相關推薦
鄂ICP備17016276號-1