[電子電路]視頻信號(hào)發(fā)生器設(shè)計(jì)方案(存儲(chǔ)版)
【正文】 4 結(jié)論 本文介紹了一種基于 FPGA的數(shù)字視頻信號(hào)發(fā)生器，具有一定應(yīng)用價(jià)值。其中單片機(jī)程序框圖如圖 4所示。 單片機(jī)控制模塊及通信模塊 在本設(shè)計(jì)中單片機(jī)作為通信管理芯片。其結(jié)構(gòu)框圖如圖 3所示。 其中圖像的采集是從行同步上升沿開(kāi)始后，按像素時(shí)鐘采集的。本文提出的設(shè)計(jì)方法除可以脫離計(jì)算機(jī)獨(dú)立使用外，如果想實(shí)時(shí)更改信號(hào)發(fā)生器輸出視頻的各項(xiàng)參數(shù)，無(wú)需重新改寫(xiě)程序，只需把該信號(hào)發(fā)生器通過(guò)串口連接到計(jì)算機(jī)上，即可通過(guò)人機(jī)交互的方式對(duì)視頻中的目標(biāo)灰度、背景灰度，目標(biāo)大小、目標(biāo)運(yùn)動(dòng)速度進(jìn)行更改。 若圖片過(guò)大，下載后拉小即可。 1 硬件組成 數(shù)字視頻發(fā)生器主要卣 FPGA模塊、單片機(jī)模塊、串行通信模塊、 TTL轉(zhuǎn) L,VDS模塊、 FTL轉(zhuǎn) CamerL,ink模塊、 SDRAM模塊組成，整個(gè)系統(tǒng)框圖如圖 1所示。通過(guò)單片機(jī) +串口通信模塊實(shí)現(xiàn)目標(biāo)參數(shù)的更改，并把更改后的參數(shù)傳遞給 FPGA，供 FPGA產(chǎn)生相應(yīng)運(yùn)動(dòng)的視頻信號(hào) 。這里以 50M時(shí)鐘為基準(zhǔn)時(shí)鐘信號(hào)，根據(jù)圖像處理平臺(tái)對(duì)輸入信號(hào)的要求，設(shè)計(jì)的幀同步高電平占 33ms，低電平占，行同步高電平占 35 μm，低電平占 。但是因?yàn)橛?jì)算機(jī)每次發(fā)的數(shù)據(jù)較多，這里沒(méi)有直接應(yīng)用電平轉(zhuǎn)換芯片把計(jì)算機(jī)和單片機(jī)的串口連在一起，而是通過(guò)
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1