【正文】 339。b11111111； 339。b10101010； 339。b10101010； 339。b11111001； 339。b10011111； 339。b011: ledkey_d = led3； 339。 10． 為設(shè)計添加約束文件，約束文件的作用是把設(shè) 計中的外部端口與目標板上具體的芯片引腳對應(yīng)起來，我們點擊 ProjectNew Source?，會出現(xiàn)一個新建源文件的窗口，我們選擇新建文件類型為 Implementation Constraints File，文件名為 LED_pmd_ucf，在 Add to Project前打勾，表示將該文件添加到工程中，點擊下一步，選中與“ LED_pmd”關(guān)聯(lián)，直接點擊下一步，這時候出現(xiàn)剛剛新建的文件的一些信息，我們點擊完成。b001: ledkey_d = led1； 339。b11001111； 339。b11111100； 339。b01010101； 339。b01010101； 339。b00000000； 339。b00000000； 339。b00000111； 339。b01111111； 339。b11100000； 339。b11111110； 339。b11100111； 339。b01111110； 339。b11110111； 339。b01111111； 339。b11101111； 339。b11111110； 339。 5． 這時的界面如圖 所示，這里需要關(guān)注的是界面左上角出現(xiàn)的小框為源文件的管理窗口，在其下面的窗口為我們選擇不同的源文件時其所有可能操作的顯示窗口；右半部分窗口為我們設(shè)計輸入代碼的窗口；下面的窗口為編譯等信息的顯示窗口。系統(tǒng)自動為每一個工程設(shè)定一個目錄，目錄名為工程名。如果沒有顯示，則檢查 AD/DA選擇跳針是否連接到了 AD 選擇端。 數(shù)碼管 數(shù)碼管一般不易損壞，如果在下載完程序后發(fā)現(xiàn)全部或個別不能顯示可能是板上 U1U1 U13 中的某個芯片出了故障，請更換芯片。(!(WRamp。(!(WRamp。具體硬件 中 U21， 邏輯表達式如下： LED_CS=(A==0XA0) amp。 原理圖如圖 所示 ， 地址分配如下：LED1:0xA000、 LED2:0xA00 LED3:0xA00 LED4:0xA00 LED5:0xA004 LED6: 0xA00LED7: 0xA00 LED8:0xA007 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 32 圖 4*4 鍵盤 本小系統(tǒng)中 4＊ 4陣 列鍵盤采用查詢方式讀取按鍵值，分配的物理地址為 CS2:0XA100。 圖 單擊 ， 如圖 進行選擇要下載的代碼文件 單擊 后 ，給實驗箱上電 出現(xiàn) 如圖 所示界面，程序下載完成。圖 表示輸出載波四個周期的相位變化。 b. 停止使用“保持”端功能 ， 然后用數(shù)字乘法器和整形鍵控端 (P in30) 或通過編程寄存器 控制 ， 使輸出幅度傾斜下降到零。其結(jié)果是停止掃頻 ， 使輸出頻率保持在“保持”端有效時的頻率上。 FM Ch irp 模下 ， 可實現(xiàn)瞬時返回起始頻率 FTW 1 或0Hz， 第一是用“ CLR ACC1”位清除頻率累加器 ， 其結(jié)果是中斷當(dāng)前 Chirp， 把頻率復(fù)位到FTW 1， 然后以原來斜率和方向繼續(xù)掃描。 . 8. 4 Ch irp 模式 (011 模 ) 這個模式 又稱為的“脈沖調(diào)頻”。 利用 AD9852 的控制寄存器 ， 還可實現(xiàn)其它功能 ， “傾斜頻移鍵控”模式下 ， 有一個控制寄 存器的“ CLRACC1”位 ， 可清除頻率累加器 (ACC1) 的輸出 ， 其結(jié)果是中斷當(dāng)前頻率掃描 ， 頻率復(fù)位到起始點 F1 或 F2， 然后以原有的斜率繼續(xù)傾斜上升 (或下降 ) ， 形成鋸齒波掃頻 (見圖 )。在掃描過程中 ， 各個頻率點上停留時間相等 ， 而且無需觸發(fā)“ FSK DA TA ”端 ， 如圖 4 所示。 48 位“ delta 頻率”寄存器設(shè)置頻率的步進量 ， 每收到一個來自斜率計數(shù)器的時鐘脈沖 ， 頻率累加器就與“ delta 頻率”寄存器累加一次 ， 然后就在 F1 或 F2 頻率字上加上或減去該累加值 ， 最后再賦 給相位累加器。 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 18 圖 “傾斜頻移鍵控”用漸變的用戶定義的頻率變化替代瞬時頻率變化 ， 可比傳統(tǒng)的頻移鍵控提供更好的帶寬容量。 DDS 模塊上的 J11置于 ”P”端， J9置于 ”EN”端，示波器探頭插到 J27，示波器地線與模塊上的 J17 相連。頻率變化時相位是 連續(xù)的 ， 這就是說新頻率用的是舊頻率的最后相位作為起始相位。輸出幅度漸變由用戶編程控制時 ， 數(shù)字乘法器轉(zhuǎn)接到用戶可編程 12 位寄存器 ， 用戶可以任意方式直接編程幅度過渡形狀。從零幅度到滿幅的過渡時間由用戶編程控制 ， 過渡時間是兩個常數(shù)和一個變量的函數(shù)。這個信號可由用戶提供 ， 也可由 AD9852 內(nèi)部更新時鐘器產(chǎn)生。參考時鐘倍頻器功能可以跳過不用 ， 直接從外部時鐘源輸入 AD9852 的系統(tǒng)時鐘。 10mA 輸出電流提供最好的 SFDR(Spurious Free Dynamic Range) 性能。該DDS 性能優(yōu)越、性價比高。 SMA座 J14 為 AD9852 內(nèi)部高速比較器的正向輸入端（ V+） 。電路及接口結(jié)構(gòu)如 圖 19 和圖 20 所示： 圖 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 12 圖 ． DDS 模塊 模塊的各部分電路圖如下： 電源電路圖如 ： 圖 與 MCS51 單片機或 FPGA的接口如圖 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 13 圖 DDS 核心電路如圖 圖 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 14 參考時鐘電路如圖 圖 模塊中各個接插件位置如圖 : 圖 JP4為采用 MCS51 單片機控制 AD9852時的接口 .J3 為采用 FPGA控制 AD9852時的接口 。 J2_1為 P1信號的測試端子。撥碼開關(guān)配置表 表 MCU 模塊 在此僅就 MCU 模塊與電子技術(shù)綜合實驗箱底板的連接關(guān)系及其信號定義進行簡單介紹， 單 MCU 模塊的詳細介紹將在第七部分進行。 FPGA的 I/O引腳通過 4 個 40 腳的雙排針引出，雙排針的各個引腳與 FPGA引腳的對應(yīng)關(guān)系在 FPGA模塊電路板的正面已經(jīng)詳細標出以供參考。每個按鈕均接入上拉電阻，默認狀態(tài)為“ 1”，按下狀態(tài)為“ 0”。 VGA接口只需使用其中的 5個引腳，其中行、幀同步信號直接由 FGPA輸出；紅、綠、蘭三色信號使用 FPGA上 8 個引腳輸出 8位數(shù)據(jù)，其中紅色 2 位、綠色和藍色各 3位，經(jīng)由電阻網(wǎng)絡(luò) D/A變換后輸出值接顯示器，具有 256 種顏色。 電路圖 如圖 ： 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 5 圖 PS/2 鍵盤及鼠標接口實驗箱上提供兩個 PS/2 接口，可同時接入鍵盤和鼠標。 在系統(tǒng)未上電時連接 FPGA模塊、 MCU模塊的下載電纜。 二、 配置 基本配置 ★ 1. 5V、 、 ★ 2. 40 萬門 SpartanⅢ XC3S400 FPGA ★ 3. 支持 JTAG、 Slave Serial、 Select MAP 等多種加載模式 ★ 4. 支持 FPGA EEPROM 配置， EEPROM芯片為 XCF02S ★ 5. 內(nèi)置 50MHZ 晶振，滿足高速設(shè)計要求 ★ 6. 以 STC89c58RD+為核心的單片機最小系統(tǒng) ★ 7. 高速 AD/DA模塊 ★ 8. 支持標準 RS232 串行接口 ★ 9. PS2 鍵盤接口 、 PS2 鼠標接口，支持 3D、 4D 滾輪鼠標 ★ 10. VGA監(jiān)視器接口，支持 800 600、 1600 1200 或自定義分辨率 ★ 11. 12864 點陣 LCD 顯示（可選） 可選配置 ★ 12. 大容量高速 SRAM 模塊，容量 128KB ★ 13. 直接數(shù)字合成 DDS 模塊 ★ 14. 語音處理模塊 三、軟、硬件安裝 開發(fā)套件內(nèi)容 ★ 電子技術(shù)綜合實驗箱； ★ FPGA下載線； ★ 串口電纜； ★ 用戶手冊 (含原理圖和元器件清單 )； ★ CDROM（含 、 、 Keilc5 ISPlay 開發(fā)軟件 （ 數(shù)據(jù)手冊） ； 電子技術(shù)綜合實驗箱各模塊基本配置： ◎ 底板： ★ +12V、 12V、 5V、 5V、 、 ★ VGA顯示接口 ★ PS2 鼠標、鍵盤接口 ★ RS232 串行通信接口 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 3 ★ 音頻 輸入 /輸出接口 ★ LCD 接口 ★ 2 個獨立按鍵 ★ 8 個發(fā)光二極管 ★ 電源指示燈 ★ 各模塊插座 ◎ FPGA模塊： ★ SpartanⅢ XC3S400 40 萬門 FPGA ★ XCF02S（ 2Mbit） Configuration PROM ★ 內(nèi)置 、 、 、 ★ 內(nèi)置 Jtag下載電路 ★ 電源指示 ★ 內(nèi) /外部電源切換開關(guān) ◎ MCU 模塊： ★ 51 系列核心單片機，與多款型號兼容 ★ 地址、數(shù)據(jù)、中斷等多種擴展接口 ★ 內(nèi)置 ISP 下載電路 ★ 8 個 7 段數(shù)碼管 ★ 128*64 點陣液晶 ★ 4 行 4 列按鍵 ★ 32K 靜態(tài) SRAM ★ TLC549 AD芯片 ★ TLV5618 DA芯片 ★ 晶振； 硬件安裝 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 4 圖 硬件安裝示意圖 硬件的安裝過程非常簡單，如圖 所示， 將各模塊插 到對應(yīng)的位置。 電源 實驗箱采用直流 +12V、 12V、 5V電源供電，由電壓轉(zhuǎn)換芯片 、 提供系統(tǒng)所需的 。通過對硬件進行編程，輸出標準的 VGA信號（紅、綠、蘭三色信號和行、幀同步信號）至顯示器，驅(qū)動其顯示圖像信號。液晶各信號引腳接于 FPGA 引腳上 .電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 7 圖 獨立式按鍵電子技術(shù)綜合實驗箱底板右下角有 一排 2 個按鈕 ， 其標號為 KEY1KEY2，直接接入 FPGA的 I/O 引腳。 FPGA模塊 擴展接口 FPGA模塊板上有一塊 50MHz的有源晶體接入 GCK0 作為 FPGA的工作時鐘。在調(diào)試過程中一般只加載FPGA進行調(diào)試就夠了，考慮到 PROM 的使用壽命有限，最好在設(shè)計通過后再加載 PROM。 SMA座 P1是未經(jīng)前級處理的信號輸入端，該信號經(jīng)過由 NE5532組成的兩級有源低通濾波器和電位抬升電路進入由 AD8055組成的電壓跟隨器最后送入 AD9225， 這里有源低通濾波器的理論截止頻率為 1M，因此輸入信號必須小于 1M。 AD9225和 AD9752的電路結(jié)構(gòu)圖分別由由圖 ： 圖 圖 電子技術(shù)綜合實驗箱 長沙鑫三知科教設(shè)備有限公司 11 圖 4． 11 RAM_ROM 模塊 RAM_ROM 模塊中包含一片 64K*16 的 SRAM IDT71V016，可以通過在 FPGA 內(nèi)部生成SRAM 控制器來實現(xiàn)對 SRAM 的讀寫，模塊中還包含一片符合 I2C 通信標準的 EEPROM 24C16，可以通過在 FPGA 內(nèi)部實現(xiàn) I2C 總線協(xié)議控制器完成對 EEPROM 的讀寫。 SMA座 J24 為 AD9852 內(nèi)部高速比較器的反向輸入端（ V） 。能產(chǎn)生高穩(wěn)定的頻率、相位、幅度可編程控制的信號。這是一個電流輸出的數(shù)模變換器 ， 最大輸出電流為 20mA。利用這個功能用戶最低輸入 10MHz 的時鐘便可產(chǎn)生 200MHz的內(nèi)部系統(tǒng)時鐘。 . 6 內(nèi)部和外部更新時鐘 用戶編程的控制數(shù)據(jù)放在緩沖寄存器里 ， 要使緩沖寄存器里的數(shù)據(jù)傳送到 DDS 運行 核心 ， 需要一個更新時鐘信號。由內(nèi)部自動進行時 ， 如果“ Shaped keying”端是高電平 ， 輸出幅度線性增大到滿幅度 ， 并且一直保持到“ Shaped keying”端變?yōu)榈碗娖綍r ， 又線性降到零幅度。 8 位減計數(shù)初值和輸出幅度過渡時間的關(guān)系為 (N + 1) (系統(tǒng)時鐘周期 212)其中 N 是 8 位計數(shù)的初值 ， 范圍 5～ 28。算出十進制數(shù) ， 要四舍五