電氣電子專業(yè)外文翻譯--at89c51的介紹-電氣類(存儲版)
【正文】 AT89C51 由外部程序存儲器讀取指令時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。 RST 復(fù)位輸入。對端口寫 “1”，通過內(nèi)部的電阻把端口拉到高電平，此時，可作為輸入口。當 “1”被寫入 P0 口時，每個管腳都能夠作 為高阻抗輸入端。這種器件采用 ATMEL公司的高密度、不容易丟失存儲技術(shù)生產(chǎn)，并且能夠與 MCS51 系列的單片機兼容。掉電方式保存隨機存取數(shù)據(jù)存儲器中的內(nèi)容，但震蕩器停止工作并禁止其它所有部件的工作直到下一個復(fù)位。因為內(nèi)部有電阻，某個引腳被外部信號拉低時輸出一個電流。 P3 口 P3 口是一組帶有內(nèi)部電阻的 8 位雙向 I/O 口， P3 口輸出緩沖故可驅(qū)動 4 個 TTL電路。如果必要，可對特殊寄存器區(qū)中的 8EH 單元的 D0 位置禁止 ALE 操作。如 EA 端為高 18 電平， CPU則執(zhí)行內(nèi)部程序存儲器中的指令。如果使用石英晶體，我們推薦電容使用 30PF177。這兩種方式是控制專 用寄存器 PCON 中的 PD 和 IDL 位來實現(xiàn)的。程序會首先影響中斷，進入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序，并緊隨 RETI 指令后，下一條要執(zhí)行的指令就是使單片機進入閑散工作模式，那條指令后面的一條指令。機密位只能通過整片擦除的方法清除。需要注意的是：當由硬件復(fù)位來終止閑散工作模式時，中央處理器 CPU通常是從激活空閑模式那條指令的下一條開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期有效，在這種情況下，內(nèi)部禁止中央處理器 CPU 訪問片內(nèi) RAM，而允許訪問其他端口，為了 避免可能對端口產(chǎn)生的意外寫入：激活閑散模式的那條指令后面的一條指令不應(yīng)是一條對端口或外部存儲器的寫入指令。 IDL 是閑散等待方式，當IDL=1，激活閑散工作狀態(tài)，單片機進入睡眠狀態(tài)。10PF。 XTAL1：震蕩器反相放大器 及內(nèi)部時鐘發(fā)生器的輸入端。此外，這個引腳會微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置 ALE 無效。 P3 口除了作為一般的 I/O 口外，更重要的用途是它的第二功能，如下表所示： 端口引腳 第二功能 RXD TXD INT0 INT1 17 T0 T1 WR RD P3 口還接收一些用于閃爍存儲器編程和程序校驗的控制信號。 P2 口 P2口是一個內(nèi)部帶有上拉電阻的 8位雙向 I/O口， P2的輸 出緩沖級可驅(qū)動 4個 TTL電路。作為輸出口時，每一個管腳都能夠驅(qū)動 8 個 TTL電路。 9 原文： The Introduction of AT89C51 Description The AT89C51 is a lowpower, highperformance CMOS 8bit microputer with 4K bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel’s highdensity nonvolatile memory technology and is patible with the industrystandard MCS51 instruction set and pinout. The onchip Flash allows the program memory to be reprogrammed insystem or by a conventional nonvolatile memory programmer. By bining a versatile 8bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microputer which provides a highlyflexible and costeffective solution to many embedded control applications. Function characteristic The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16bit timer/counters, a five vector twolevel interrupt architecture, a full duplex serial port, onchip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Powerdown Mode saves the RAM conten
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1