【正文】 } dastart(yibu)。 ge=table3[flag1]%10。 ge=bujin%10。 ge=shu%10。 flag=0。 } } } while(!s3) //等待松手釋放 { if(s1num==1) { shebujin()。 if(flag1==5) flag1=0。 //flag0為 3時，數(shù)碼管顯示電路電壓，并開啟 bubu函數(shù) } if(s1num==4) { s1num=0。//接收 AD數(shù)據(jù) ,從 MSBLSB ADCLOCK=0。i16。 return date。 respons()。 write_byte(address)。 k=(k1)|j。 delay()。 SCL=1。 temp=date。 SCL=1。 delay()。 bubu()。 aa++。 wela=0。 wela=0。 wela=0。 wela=0。 } /*===================================================*/ /*====================DA轉(zhuǎn)換 =========================*/ /*===================================================*/ /*===================================================*/ /*================數(shù)碼管顯示函數(shù) =====================*/ /*===================================================*/ void display(uchar qian,uchar bai,uchar shi,uchar ge) { csda=1。y0。 flag0=0。 ET1=1。 TH0=(6553650000)/256。 //數(shù)碼管，關(guān)閉 dula=0。 //設(shè)定步進(jìn)電壓函數(shù) } if(s1num==2) { shechang()。 //設(shè)定并顯示設(shè)定的常用電壓 void bubu()。 //讀數(shù)據(jù) void write_add(uchar address,uchar date)。 //延時一微秒左右 void delayms(uint z)。 //按鍵 3，即減小鍵 sbit s4=P3^6 。 //I2C的數(shù)據(jù) /地址傳輸端 sbit SDA=P1^6 。 define uint unsigned int /* 變量解釋 : num0 輸出電壓除以 AD芯片（ TLC2543）的讀取電壓的比值 num1 num1的值為放大比例，即輸出電流除以 DA芯片（ DAC0832）的輸出電壓 *100(即顯示的值 )的比值 max 當(dāng)電路中電流為最大時， AD輸出的電流 */ define num0 1 define num1 1 define max 1 /* 變量解釋 : flag 判斷是否鎖定鍵盤 flag1 常用電壓的設(shè)定 flag0 判斷 DA值為 bujin，還是常用電壓 ,還或是 bubu函數(shù) s1num s1按鍵的值 s4num s4按鍵的值 a 判斷 bubu程序是加還是減 */ uchar s1num,s4num,flag,flag1,flag0, qian,bai,shi,ge,a。當(dāng)?shù)谝淮伟聪骆I一（即 s1）時，進(jìn)入設(shè)置步進(jìn)初值的模式，數(shù)碼管顯示設(shè)置的 初始步進(jìn)值（用 s2 和 s3 分別控制步進(jìn)初值的增減），按下 s4 為確定鍵，此時數(shù)碼管顯示為電路輸出電壓。 1． 主控程序 主控程序首先進(jìn)行系統(tǒng)的初始化，然后顯示電路中的輸出電壓，初始應(yīng)為0V。 /EA/VPP：當(dāng) /EA保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE脈沖。作為輸入，由于外部下拉為低電平， P3口將 輸出電流（ ILL）這是由于上拉的緣故。 P2口： P2口為一個內(nèi)部上拉電阻的 8位雙向 I/O口， P2口緩沖器可接收，輸出4個 TTL門電流，當(dāng) P2口被寫 “1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 GND：接地。工作電壓 177。當(dāng) LE 為低時，鎖存器將存儲 D 輸入上的信息一段就緒時間，直到 LE 的下降沿來臨。 CS下降，轉(zhuǎn)換結(jié)果的 MSB位 B11輸出到 Dout供讀數(shù)。 ， EOC=“1”， CS=“1” CS下降，前次轉(zhuǎn)換結(jié)果的 MSB即 A11位數(shù)據(jù)輸出到 Dout供讀數(shù)。 TLC2543具有 4線制串行接口，分別為片選端 (CS)，串行時鐘輸入端 (I/O CLOCK)，串行數(shù)據(jù)輸入端 (DATA IN)和串行數(shù)據(jù)輸出端 (DATA OUT)。 １８ I/O CLOCK １ 輸入／輸出時鐘端。由低變高時，在設(shè)定的時間內(nèi)禁止 DATAINPUT和 I/O CLOCK 17 DATAINPUT Ｉ 串行數(shù)據(jù)輸入端，由４位的串行地址輸入來選擇模擬量的輸入通道。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省 51系列單片機的 I/O資源；且價格適中，分辨率較高，因此使用較為廣泛。 管腳描述： SCL 串行時鐘 CAT24WC01/02/04/08/16 串行時鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時鐘這是一個輸入管腳。通過數(shù)碼管的時時檢測來知道電路電壓輸出的大小。 S1S2S3S4K1K2K3K410KRA110KRA210KRA310KRA4VCC5 當(dāng)輸出電壓經(jīng) R13 限流和 R14 取樣后，即可送 入 TLC24531進(jìn)行模數(shù)轉(zhuǎn)換。 (2)、 IOUT1 ：模擬電流輸出端 1，當(dāng) DAC寄存器中數(shù)據(jù)全為 1時， 輸出電流最大，當(dāng) DAC寄存器中數(shù)據(jù)全為 0時，輸出電流為 0。圖 11和圖 12分別為 DAC0832的引腳圖和內(nèi)部結(jié)構(gòu)圖。當(dāng) Io 時， VR9=R9Io≥1= V，此時 Q2導(dǎo)通，并對調(diào)整管 Q3 的基極分流，使 TIP41 的導(dǎo)通電阻增大，輸出電壓降低，從而達(dá)到過流保護(hù)的目的。 ： 這部分電路是實現(xiàn)電壓放大的電路。 U0 為經(jīng)過變壓器變壓后的輸出電壓。因為 78XX系列的芯片能滿足我們的四個固定電壓的輸出。通常 LM117/LM317 不需要外接電容，除非輸入濾波電容到 LM117/LM317 輸入端的連線超過 6 英寸（約 15 厘米）。 可以運用本地調(diào)節(jié)來消除噪聲影響，解決了與單點調(diào)節(jié)相關(guān)的分散問題輸出電壓誤差精度分為 177。 這次，我們選用了 LED 作為我們的顯示器。低電平時，吸入電流可達(dá) 20mA，具有一定的驅(qū)動能力；而為高電平時，輸出電流僅數(shù)十 μA甚至更?。娏鲗嶋H上是由腳的上拉電流形成的），基本上沒有驅(qū)動能力。具有在線調(diào)試及編程（ ISP）功能。并 ICH707芯片實時測試顯示輸出 電壓的變化， 使 設(shè)計更加人性化 。當(dāng)置位 1時為輸入狀態(tài)，且不管該腳呈高電平或低電平，對外均呈高阻狀態(tài)；置位 0 時為輸出狀態(tài)，不管該腳為何種電平，均呈低阻狀態(tài)，有相當(dāng)?shù)尿?qū)動能力，低電平吸入電流達(dá) 25mA，高電平輸出電流可達(dá) 20mA。 51 系列的另一個優(yōu)點是乘法和除法指令，這給編程也帶來了便利。缺點：顯示的內(nèi)容少，介面呆板，而且占用較多的 IO 口資源。 這使它的性能很穩(wěn)定。它的使用非常簡單，僅需兩個外接電阻來設(shè)置輸出電壓。當(dāng)然還要避免輸出 端短路。整流電路的任務(wù)是將電網(wǎng)供給的交流電變換成脈動的直流電，通常利用二極管的單向?qū)щ娦詠韺崿F(xiàn)。 79 系列的三端穩(wěn)壓器輸出是負(fù)電壓。由此，當(dāng) CPU 控制 DAC 變化 1LSB 時，其對應(yīng) Va 的變化為 V，故 Uout 的可調(diào)變化量為 V(步長 )。 VREF 電路為 DAC 提供基準(zhǔn)電壓，調(diào)節(jié) R5A，可使基準(zhǔn)電壓保持為 5 V。此后，當(dāng) /WR1 由低電平變高時，控制 信號成為低電平，此時，數(shù)據(jù)被鎖存到輸入寄存器中，這樣輸入寄存器的輸出端不再隨外部數(shù)據(jù) DB的變化而變化。 (6)、 Vcc ：芯片供電電壓，范圍為 (+5~ 15)V。電路中 AT89S51 單片機的晶振頻率選用 12 MHz，, 接調(diào)壓按鈕。 該部分電路的電路圖，如圖所示： 12345678RSE91011121314151617XTAL218XTAL119GND20P2_021P2_122P2_223P2_324P2_425P2_526P2_627P2_728PSEN29ALE/PROG30EA/VPP31P0_73233343536373839VCC40AT89S51U622UFC1730PFC2030PFC1912X210KR16GNDK3K4K1K2K3K4VCC+554321GNDVCC+5D0D1D2D3D4D5D6D7CSWRGNDIN01IN12IN23IN34IN45IN56IN67IN78IN89IN911IN1012GND10REF13REF+14CS15OUT16ADDRESS17I/OCLOCK18ECO19VCC20U7TLC2453VCC+512345A/Dalarm 該部分電路通過控制 AT89S51 芯片的 IO口實現(xiàn)電路的各項控制功能。 當(dāng)使用 24WC16 時最多只可連接 1 個器件所有地址管腳 A0 A1 A2 都未用管腳可以連接到 Vss 或懸空 WP 寫保護(hù)。對于 I/OCLOCK,驅(qū)動源阻抗必須小于或等于 50歐，而且用 60PF電容來限制模擬輸入電壓的斜率。 10 GND 地。 14 REF+ I 正基準(zhǔn)電壓端。在轉(zhuǎn)換結(jié)束后， EOC引腳變?yōu)楦唠娖?，轉(zhuǎn)換過程中 由片內(nèi)時鐘系統(tǒng)提供時鐘，無需外部時鐘。 11個 CLK下降，上次 AD結(jié)果的最低位 A0輸出到 Dout供讀數(shù)。 74HC573 包含八路 D 型透明鎖存器，每個鎖存器具有獨立的 D 型輸 入，以及適用于面向總線的應(yīng)用的三態(tài)輸出。置數(shù)全并行存取 此 外， AT89S51設(shè)計和配置了振蕩頻率可為 0Hz并可通過軟件設(shè)置省電模式。 P1口： P1口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O口， P1口緩沖器能接收輸出 4TTL門電流。 P2口在 FLASH編程和校驗時接收高八位地址信號和控制信號。在 FLASH編程期間，此引腳用于輸入編程脈沖。 /PSEN：外部程 序存儲器的選通信號。 測試電路 ICL7107是一塊應(yīng)用非常廣泛的集成電路。 2． 過流保護(hù)程序 過流保護(hù)由中斷實現(xiàn)，通過 AD 轉(zhuǎn)換檢測電路中的電流，若電流超過額定電流的 倍時蜂鳴器發(fā)出警報并在 5 秒后初始化電路。當(dāng)再次按下 s1 鍵時停止步步函數(shù)。number 0xbf,0x86,0xdb,0xcf, 0xe6,0xed,0xfd,0x87, 0xff,0xdf}。 //外部寫控制 sbit s1=P3^0 。 //AD轉(zhuǎn)換結(jié)果的串行輸出端 sbit adcs=P2^0 。 //停止 I2C通訊 void respons()。 //DA開始，并輸出指定電壓，其中 x為需要輸出的電壓 void xianshu()。 while(1) { keyscan()。 //結(jié)束步步函數(shù) } } didi()。 SCL=1。 TH1=(6553650000)/256。 s1num=0。 for(x=z。 //開啟 DA wr=0。 P0=0x