第4章niosii外圍設(shè)備-免費(fèi)閱讀
【正文】 168。 讀消息會(huì)將消息從郵箱中移除。 帶 Avalon接口的郵箱內(nèi)核? 軟件編程168。郵箱軟件編程有以下特性：168。168。如果該函數(shù)不能鎖定互斥體，則立即返回。 Avalon接口的互斥內(nèi)核? 軟件編程對(duì)于 NiosⅡ 處理器用戶， Altera提供了可用來(lái)訪問(wèn)互斥內(nèi)核硬件的驅(qū)動(dòng)程序，利用驅(qū)動(dòng)程序可以直接對(duì)低層的硬件進(jìn)行操作。當(dāng) DMA控制器執(zhí)行數(shù)據(jù)傳輸任務(wù)時(shí)，主控制器可自由執(zhí)行其它并行的任務(wù)。 Avalon主控制器訪問(wèn)寄存器來(lái)控制內(nèi)核并在 JTAG連接上傳輸數(shù)據(jù)。System reset on timeout：? 使能： 定時(shí)器到 0時(shí)， resetrequest信號(hào)輸出一個(gè)時(shí)鐘周期的高電平使系統(tǒng)復(fù)位。? 禁能：向下計(jì)數(shù)周期由 Timeout Period確定，且 period寄存器不在硬件中存在。 內(nèi)部計(jì)數(shù)器計(jì)數(shù)減到 0，立即從周期寄存器開(kāi)始重新裝載。 可由軟件啟動(dòng)、停止或復(fù)位定時(shí)器；168。EPCS控制器提供了硬件的底層接口和 HAL驅(qū)動(dòng)程序。 EPCS控制器內(nèi)核? EPCS控制器內(nèi)核綜述EPCS控制器可用于：168。Wait：每次數(shù)據(jù)傳輸過(guò)程中， read或 write信號(hào)需要保持的時(shí)間。因此，用戶不需要寫(xiě)任何代碼就可以訪問(wèn)遵循 CFI接口規(guī)范的 Flash器件。 SDRAM控制器內(nèi)核訪問(wèn)時(shí)間 (t_ac)?允許值： ?默認(rèn)值： ? 描述：時(shí)鐘邊沿的訪問(wèn)時(shí)間。 SDRAM控制器內(nèi)核? －SDRAM內(nèi)核配置選項(xiàng)Timing ：根據(jù)在 SDRAM芯片數(shù)據(jù)手冊(cè)中提供的參數(shù)來(lái)設(shè)置芯片的時(shí)序規(guī)范 SDRAM控制器內(nèi)核CAS等待時(shí)間?允許值： 3?默認(rèn)值： 3? 描述：從讀命令到數(shù)據(jù)輸出的等待時(shí)間（以時(shí)鐘周期計(jì)算）。具體數(shù)值請(qǐng)查閱 SDRAM數(shù)據(jù)手冊(cè)。 SDRAM控制器內(nèi)核數(shù)據(jù)寬度? 允許值： 1 3 64? 默認(rèn)值： 32? 描述：該值確定 dq總線 (數(shù)據(jù) )和 dqm總線 (字節(jié)使能 )的寬度。SDRAM控制器內(nèi)核具有不同數(shù)據(jù)寬度 ( 1 32或 64位 )、不同內(nèi)存容量和多片選擇等設(shè)置。Edge：邊沿捕獲寄存器相應(yīng)位為 1且中斷使能，則 PIO內(nèi)核產(chǎn)生一個(gè) IRQ。3 邊 沿捕 獲 寄存器 ①② R/W 當(dāng) 邊 沿事件 發(fā) 生 時(shí)對(duì)應(yīng) 位置 1。2. 通用 I/O端口既連接到片內(nèi)邏輯又連接到外部設(shè)備的 FPGA I/O管腳。 SOPC Builder中各內(nèi)核的配置選項(xiàng)；168。主要介紹：168。 讀取開(kāi)關(guān)量168。0： 輸 入； 1： 輸 出。 如果 該 寄存器不存在，那么 讀 寄存器將返回未定 義 的值 ，寫(xiě)寄存器無(wú)效。該文件定義了內(nèi)核的寄存器映射并提供硬件設(shè)備訪問(wèn)宏定義。 fMAX(最高時(shí)鐘頻率 )：目標(biāo) FPGA的系列和整個(gè)硬件設(shè)計(jì)都會(huì)影響硬件設(shè)計(jì)可實(shí)現(xiàn)的最高時(shí)鐘頻率。具體數(shù)值請(qǐng)查閱 SDRAM數(shù)據(jù)手冊(cè)。當(dāng)設(shè)為Yes時(shí)， addr,dq和 dqm管腳在系統(tǒng)內(nèi)可與三態(tài)橋共享。 SDRAM控制器內(nèi)核刷新命令 (t_rfc)的持續(xù)時(shí)間?允許值： ?默認(rèn)值： 70ns? 描述：自動(dòng)刷新周期。處理器訪問(wèn) SDRAM控制器不需要軟件驅(qū)動(dòng)程序。Board Info ：用于映射 CFI控制器目標(biāo)系統(tǒng)板元件的已知芯片。 CFI控制器內(nèi)核第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 EPCS控制器內(nèi)核? EPCS控制器內(nèi)核綜述Altera EPCS 串行配置器件 (EPCS1和 EPCS4)，它可用于存儲(chǔ)程序代碼、非易失性程序數(shù)據(jù)和 FPGA配置數(shù)據(jù)。 管理 FPGA配置數(shù)據(jù)。 定時(shí)器到達(dá) 0時(shí)產(chǎn)生中斷請(qǐng)求 (IRQ)；168。168。 定時(shí)器內(nèi)核? －定時(shí)器內(nèi)核配置選項(xiàng)CFI控制器框圖Initial perod：用于預(yù)設(shè)硬件生成后的定時(shí)器周期，即 perodl和 periodh寄存器的值。? 禁能：定時(shí)器連續(xù)運(yùn)行。內(nèi)核提供一個(gè)簡(jiǎn)單的 Avalon從控制器接口，該接口允許 Avalon主控制器（例如 NiosII處理器）通過(guò)讀寫(xiě)寄存器與 UART內(nèi)核進(jìn)行通訊。 JTAG_UART內(nèi)核? JTAG_UART內(nèi)核綜述UART內(nèi)核 寄存器映射 JTAG_UART內(nèi)核? JTAG_UART的寄存器描述偏移量 寄存器名稱 R/W 位描述31 … 16 15 14 … 11 10 9 8 7 … 2 1 00 數(shù)據(jù) RW RAVAIL RVALID 保留 DATA1 控制 RW WSPACE 保留 AC WI RI 保留 W RUART內(nèi)核 寄存器映射數(shù)據(jù)控制 JTAG_UART內(nèi)核? －JTAGUART配置選項(xiàng)卡JATG_UART配置選項(xiàng)卡Write FIFO：寫(xiě) FIFO設(shè)置Read FIFO：讀 FIFO設(shè)置 SPI內(nèi)核? SPI內(nèi)核綜述SPI內(nèi)核框圖SPI發(fā)送邏輯SPI接收邏輯 SPI內(nèi)核? SPI內(nèi)核綜述SPI內(nèi)核框圖主控制器模式端口配置名稱 方向 描述MOSI 輸出 輸出數(shù)據(jù)到從控制器MISO 輸入 從控制器輸入數(shù)據(jù)sclk 輸出 所有從控制器的同步時(shí)鐘ss_nM 輸出 從控制器選擇信號(hào)，其中 M為 0到 15之間的數(shù)。168。 168。硬件互斥體函數(shù) 帶 Avalon接口的郵箱內(nèi)核? 郵箱內(nèi)核配置選項(xiàng)More 郵箱名稱 Settings選項(xiàng)卡提供以下選項(xiàng)：168。 Altera提供的 NiosII驅(qū)動(dòng)程序軟件使用 8字節(jié)來(lái)執(zhí)行郵箱功能。168。168。 函數(shù)名稱 描 述altera_avalon_mailbox_close( ) 關(guān)閉郵箱句柄的使用altera_avalon_mailbox_get( ) 如果出現(xiàn)了一個(gè)值就返回消息，但不阻塞等待消息altera_avalon_mailbox_open( ) 獲取郵箱句柄，使所有其它函數(shù)都能訪問(wèn)郵箱內(nèi)核altera_avalon_mailbox_pend( ) 等待郵箱中的消息，如果沒(méi)有消息出現(xiàn)將阻塞（一直等）altera_avalon_mailbox_post( ) 發(fā)送消息到郵箱郵箱 SPI函數(shù)第 4章 目錄? 并行輸入 /輸出 (PIO)內(nèi)核? SDRAM控制器內(nèi)核? CFI(通用 Flash)控制器內(nèi)核? EPCS控制器內(nèi)核? 定時(shí)器內(nèi)核? UART內(nèi)核? JTAG_UART內(nèi)核? SPI內(nèi)核? DMA內(nèi)核? 帶 Avalon接口的互斥內(nèi)核? 帶 Avalon接口的郵箱內(nèi)核? System ID內(nèi)核 System ID內(nèi)核? System ID寄存器描述系統(tǒng) ID內(nèi)核提供只讀的 Avalon從控制器接口。 168。16
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1