【正文】 mode:in std_logic_vector(1 downto 0)。 data0,data1,data2:in std_logic_vector(3 downto 0)。 use 。039。 else ledh=39。 end led。 end process。 end case。 state = read3。Z39。reset=39。 reset=39。state=s0。wireout=39。 elsif (flag = 53 ) then flag:=54。j:=11。039。 state=read0。 wireout=39。 elsif (flag = 45 ) then flag:=46。j:=3。039。 state=read0。039。 elsif (flag = 35 ) then flag:=36。wireout=39。wireout=39。 elsif (flag = 28 ) then flag:=29。 elsif (flag = 26 ) then flag:=27。 elsif (flag = 23 ) then flag:=24。 elsif (flag = 20 ) then flag:=21。wireout=39。 elsif (flag = 11 ) then flag:=12。； elsif (flag = 8 ) then flag:=9 。 elsif (flag = 6 ) then flag:=7。 elsif (flag = 3 ) then flag:=4。 when s5 = if (flag = 0) then flag:=1。) then state=s0。139。Z39。 begin if rising_edge(clk1m) then case state is when s0 = wireout=39。 then 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 27 if temp14 then temp1=temp1+1。 end case。 when 1001=wd0:=5。 when 0001=wd0:=1。 if wd9 then wd:=wd10。 wd10:=wd10+1。wd10:=0。 signal reset,CLK1m: std_logic。 temper10,temper1,temp0:out std_logic_vector (3 downto 0)。 在實驗過程中我們不斷的遇到問題，不斷的解決問 題，加強(qiáng)了我們對待問題的端正態(tài)度以及面對問題時細(xì)心檢查的耐心度。當(dāng)按鍵 1 按下時， 1602 液晶顯示進(jìn)入選擇模式功能；當(dāng)按鍵 2 按下時， 1602 液晶顯示計數(shù)功能；當(dāng)按鍵 3 按下時， 1602 液晶顯示 enter 確定的功能；當(dāng)按鍵 4 按下時， 1602 液 晶顯示復(fù)位功能。 1 = Q1。EVENT AND CLK=39。 SIGNAL D1, D0 : STD_LOGIC 。 1: OUT STD_LOGIC )。 end if。 ELSE low:=low+1。 end keyhl。 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 21 end process。 architecture behav of key is begin process(keyset,ent) begin if ent=39。 end behav。event and clk20m=39。 architecture behav of fp2 is signal temp:integer range 0 to 8000。 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 18 第三章 軟件設(shè)計 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的軟件原理框圖如下圖 所示 圖 軟件原理框圖 基于 Quartus 軟件 仿真波形 仿真前各信號的波形圖如下圖 所示 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 19 圖 仿真前波形圖 仿真后各波形圖如下圖所示 圖 仿真后各波形圖 基于硬件基礎(chǔ)上的軟件電路 二分頻電路 二分頻電路參考程序如下： library ieee。 價格： LED的價格現(xiàn)在越來越平民化，因 LED 省電的特性，也許不久的將來，人們都會的把白熾燈換成 LED 燈。 發(fā)光二極管特點： 電壓： LED 使用低壓電源，供電電壓在 624V 之間，根據(jù)產(chǎn)品不同而異，所以它是一個比使用高壓電源更安全的電源，特別適用于公共場所。把它的管心做成條狀，用 7條條狀的發(fā)光管組成 7段式半導(dǎo)體數(shù)碼管，每個數(shù)碼管可顯示 0～ 9十個數(shù)目字。當(dāng)電子和空穴復(fù)合時釋放出的能量多少不同，釋放出的能量越多，則發(fā)出的光的波長越短。開漏單總線接口引腳。 DS18B20工作原理： DS18B20的讀寫時序和測溫原理與 DS1820相同，只是得到的溫度值的位數(shù)因分辨率不同而不同，且溫度轉(zhuǎn)換時的延時時間由2s 減為 750ms。 DS18B20支持多點組網(wǎng)功能， 圖 DS18B20封裝 多個 DS18B20可以并聯(lián)在唯一的三線上，實現(xiàn)組網(wǎng)多點測溫。溫度報警觸發(fā)器 TH 和 TL 都有一字節(jié) EEPROM 的數(shù)據(jù)。 DS18B20的電源也可以從外部 3V5 .5V的電壓得到。 C 范圍內(nèi)精度為177。⑧、適用 于 DN15~25, DN40~DN250各種介質(zhì)工業(yè)管道和狹小空間設(shè)備測溫⑨、標(biāo)準(zhǔn)安裝螺紋 M10X1, , G1/2”任選 。 DS18B20溫度傳感器 DS18B20 傳感器實物圖如下圖 所示 DS18B20數(shù)字溫度傳感器接線方便，封裝成后可應(yīng)用于多種場合，如管道式，螺紋式，磁鐵吸附式，不銹鋼封裝式，型號多種多樣，有 LTM8877， LTM8874等等。第 3腳： V0為液晶顯示器對比度調(diào)整端，接正電源時對比度最弱，接地電源時對比度最高（對比度過高時會 產(chǎn)生“鬼影”，使用時可以通過一個 10K的電位器調(diào)整 對 比 度 ） 。因此， FPGA 的使用非常靈活。可以說， FPGA 芯片 是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一 。這種為負(fù)載提供本地電源的方法稱為負(fù)載點 (POL)。如果去耦不充分，邏輯轉(zhuǎn)換將會影響電源和地電壓，導(dǎo)致器件工作不正常。對于另一些 FPGA，這些電源可按任何順序接通。對于一些 FPGA，由于 VCCINT 會在晶體管閾值導(dǎo)通前停留更多時間，因此過長的緩升時間可能會導(dǎo)致啟動電流持續(xù)較長時間。如果電路板空間是首要考慮因素，低輸出噪聲十分重要，或者系統(tǒng)要求對輸入電壓變化和負(fù)載瞬變做出快速響應(yīng)，則應(yīng)使用 LDO 穩(wěn)壓器。因為這些芯片有比較差的可編輯能力，所以這些設(shè)計的開發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計轉(zhuǎn)移到一個類似于 ASIC 的芯片上。 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 7 第二章 硬件設(shè)計 FPGA 芯片介紹 芯片硬件圖 FPGA 芯片實物圖如下圖 所示 圖 FPGA 芯片實物圖 FPGA 芯片簡介 目前以硬件描述語言（ Verilog 或 VHDL）所完成的電路設(shè)計，可以經(jīng)過簡 單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設(shè)計、 嵌入式軟件開發(fā) 、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。 這次基于 FPGA 溫度監(jiān)測系統(tǒng)設(shè)計的課程設(shè)計由總體框架構(gòu)成下，各個部分模塊的拼接與聯(lián)系，在 Quartus 軟件的基礎(chǔ)上實現(xiàn)溫度監(jiān)測的功能。用戶可以完全不懂具體的硬件電路結(jié)構(gòu)，而只通過硬件描述語言就設(shè)計出功能強(qiáng)大的數(shù)字系統(tǒng)。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。 Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、 VerilogHDL、 AHDL 和VHDL 完成電路描述，并將其保存為設(shè)計實體文件；芯片（電路）平面布局連線編輯； LogicLock 增量設(shè)計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強(qiáng)大的邏輯綜合工具；完備的電路功能仿真與時序邏輯仿真工具；定時 /時序分析與關(guān)鍵路徑延時分析；可使用SignalTap II 邏輯分析工具進(jìn)行嵌入式的邏輯分析；支持軟件源文件的 添加和創(chuàng)建，并將它們鏈接起來生成編程文件 ； 使用組合編譯方式可一次完成整體設(shè)計流程；自動定位編譯錯誤；高效的期間編程與驗證工具；可讀入標(biāo)準(zhǔn)的 EDIF 網(wǎng)表文件、 VHDL網(wǎng)表文件和 Verilog網(wǎng)表文件；能生成第三方 EDA 軟件使用的 VHDL網(wǎng)表文件和 Verilog 網(wǎng)表文件。 FPGA 一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。 FPGA 的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O間的聯(lián)接方式，并最終決定了 FPGA 所能實現(xiàn)的功能， FPGA 允許無限次的編程 . FPGA電源要求輸出電壓范圍從 5V，輸出電流范圍從數(shù)十毫安到數(shù)安培。開關(guān)電源的功效比高于 LDO， 但其開關(guān)電路會增加輸出噪聲。如果這一點無法實現(xiàn)，上電電流可以稍高。但在限流電源解決方案中，一旦限流電源所供電的電路電流超過 設(shè)定的額定電流，電源就會將該電流限制在額定值以下。 CPA 的替代方案是分布式電源結(jié)構(gòu) (DPA)，見左圖。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的EPROM、 PROM 編程器即可。 n 目前市面上字符液晶絕大多數(shù)是基于 HD44780 液晶芯片的，控制原理是完全相同的，因此基于 HD44780 寫的控制程序可以很方便地應(yīng)用于市面 上大部分的字符型液晶。第 15～ 16腳：空腳或基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 11 背燈電源。②、測溫范圍 －55℃～ +125℃，固有測溫分辨率 ℃。華氏相當(dāng)于是 67 176。 因為每一個 DS18B20的包含一個獨特的序號，多個ds18b20s 可以同時存在于一條總線。 若指令成功地使 DS18B20完成溫度測量，數(shù)據(jù)存儲在DS18B20的存儲器。所有數(shù)據(jù)的讀，寫都是從最低位開始。 在 9位分辨率時最多在 內(nèi)把溫度轉(zhuǎn)換為數(shù)字， 12位分辨率時最多在 750ms 內(nèi)把溫度值轉(zhuǎn)換為數(shù)字，速度更快 測量結(jié)果直接輸出數(shù)字溫度信號，以 一 線總線 串行傳送給 CPU，同時可傳送 CRC 校驗碼，具有極強(qiáng)的抗干擾糾錯能力 負(fù)壓特性：電源極性接反時，芯片不會因發(fā)熱而燒毀， 但不能正常工作。計數(shù)器 1對 低溫度系數(shù)晶振產(chǎn)生的脈沖信號進(jìn)行減法計數(shù)，當(dāng)計數(shù)器 1的預(yù)置值減到 0時，溫度寄存器的值將加 1，計數(shù)器 1的預(yù)置將重新被裝入，計數(shù)器 1重 新開始對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進(jìn)行計數(shù)，如此循環(huán)直到計數(shù)器 2計數(shù)到 0時，停止溫度寄存器值的累加，此時溫度寄存器中的數(shù)值即 為所測溫度。發(fā)光二極管與普通二極管一樣是由一個 PN 結(jié)組成，也具有單向?qū)щ娦?。有的發(fā)光二極管的兩根引 線一樣長，但管殼上有一凸起的小舌，靠近小舌的引線是正極。這種利用注入式電致法官原理制作的二極管叫發(fā)光二極管，通稱 LED。 對環(huán)境污染：無有害金屬汞。 硬件電路的連接 系統(tǒng)硬件電路板如下圖 所示 圖 硬件電路板 基于ＦＰＧＡ溫度監(jiān)測系統(tǒng)的設(shè)計 17 系統(tǒng)硬件電路連接如下圖 所示 圖 硬件電路連接 硬件電路連接的說明 DS18B20:左右兩引腳分別接電源 VCC 和地 GND，中間引腳接一個上拉電阻接到電源 VCC，并且中間引腳接到 FPGA 芯片的 I/O 端口；四個按鍵：一端接地 GND，一端接上拉電阻接到電源 VCC，并且接到 FPGA 芯片的 I/O 端口；發(fā)光二極管：一端接到三極管，三極管的 B 端接到 FPGA 芯片的 I/O 端口， C 端接一電阻接到地 GND，另一端接到電源 VCC； 1602 液晶： 1 腳接地 GND， 2 腳接電源 VCC， 3 腳通過一電阻接到地 GND， R、 E、 S 對應(yīng)接到 FPGA 芯片的 I/O 端口， 8