fpga與單片機實現(xiàn)串行通信-免費閱讀
【正文】 end process。when stop2=sout1=39。139。sout1=tsr1(0)。oddb2:=thr(15 downto 8)。state=stop1。end if。when shift1=oddb=oddb1(7) xor oddb1(6) xor oddb1(5) xor oddb1(4) xor oddb1(3) xor oddb1(2) xor oddb1(1) xor oddb1(0)。sout1=39。event and txclk=39。 thentxt_r=(others=39。 發(fā)送的文件頭elsif cou=3 thenthr=0000000000000010。architecture behav of atel2_bin issignal thr,len: std_logic_vector(15 downto 0)。use 。我們認識到，無論做什么事情，只要你足夠堅強，有足夠的毅力與決心，有足夠的挑戰(zhàn)困難的勇氣，就沒有什么辦不到的。但在實習(xí)中見過甚至使用了單片機及其系統(tǒng)，能夠理論聯(lián)系實際的學(xué)習(xí)，開闊了眼界，提高了單片機知識的理解和水平。根據(jù)FPGA發(fā)送模塊的協(xié)議，對串口控制寄存器SCON和波特率控制寄存器PCON的設(shè)置即可實現(xiàn)。 報頭用于通知單片機開始串行通信。 FPGA內(nèi)部模塊采用圖3 FPGA內(nèi)部功能模塊示意圖自頂向下的設(shè)計方法，將復(fù)雜系統(tǒng)劃分為簡單系統(tǒng)，然后通過邏輯和接口設(shè)計實現(xiàn)各個模塊功能。如下圖所示：圖一：單片機電路 FPGA串行通信由于FPGA具有豐富的引腳資源，且EP1C3T100C8N的核電壓是3．3 V，STC89LE52的輸出電壓也是3．3 V，所以任選3064A四個I／O與單片機4個I／O口連接即可，若連接在單片機的Po口時需要加上拉電阻。當(dāng)單片機向FPGA傳輸命令或數(shù)據(jù)時，應(yīng)用SPI的四種模式中的SPIO模式。2設(shè)計方案整個設(shè)計采用模塊化的設(shè)計思想，可分為四個模塊：FPGA數(shù)據(jù)發(fā)送模塊，F(xiàn)PGA波特率發(fā)生控制模塊，F(xiàn)PGA總體接口模塊以及單片機數(shù)據(jù)接收模塊。SPI共四條線。當(dāng)單片機從FPGA讀取數(shù)據(jù)時，向FPGA發(fā)送讀使能信號RE(可用任意空閑I／0口)。接收緩沖區(qū)同樣分為16個RAM區(qū)，發(fā)送控制數(shù)據(jù)后，UART周期性地向從單片機發(fā)送狀態(tài)查詢命令，從單片機將最新狀態(tài)發(fā)送至UART模塊，UART模塊將數(shù)據(jù)存入接收緩沖模塊相應(yīng)的RAM區(qū)。系統(tǒng)狀態(tài)轉(zhuǎn)移圖如圖4所示。 數(shù)據(jù)長度Len定為02H，發(fā)送時先發(fā)送低8位55H，后發(fā)送高8位33H，一共發(fā)送兩遍。6課程設(shè)計總結(jié)此次課程設(shè)計，讓我們有機會把課本中學(xué)到的理論應(yīng)用到實際中去，理論聯(lián)系實際，在更好的掌握了書本中的知識的同時加強了動手能力，在調(diào)試工程中遇到了許多問題，這些問題是在書中學(xué)不到的，只有通過查閱大量資料，咨詢老師和同學(xué)，我們才一步步排除電路錯誤，在調(diào)試排錯的同時收
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1