【正文】 同時，也提高了我獨立分析問題、解決問題的能力。本論文基本實現(xiàn)了TCP/IP協(xié)議棧，實現(xiàn)了TCP協(xié)議和IP協(xié)議，對數(shù)據(jù)接收，緩存，內存的管理，對嵌入式系統(tǒng)也更加體會深刻。LwIP是TCP/IP協(xié)議棧的一種實現(xiàn)，LwIP的主要目的是減少內存使用率和代碼尺寸，使得LwIP適用于資源有限的處理器，如嵌入式系統(tǒng)。 網(wǎng)口通訊子程序STM32在使用LwIP棧編程的時候，sequential API為我們提供了一種通用的方法，它與BSD標準的socket API非常相似,程序的執(zhí)行過程同樣是基于openreadwriteclose模型的。其中包括對端口的使能復位和控制，具體代碼如下所示： = 115200。 USART_COM3_Init()。 while (1) { System_Periodic_Handle()。部分代碼如下所示： 主程序流程圖int main(void){ System_Setup()。而網(wǎng)卡初始化過程中需要進行幾個步驟：關閉FEC模塊關閉中斷注冊中斷向量和中斷處理函數(shù)開啟中斷設置MAC地址和Flash寄存器設置發(fā)送控制寄存器和接收控制寄存器初始化發(fā)送函數(shù)和接收函數(shù)開啟FEC模塊在硬件模塊完成了物理層和數(shù)據(jù)鏈路層的構建，這時，需要一方面從MAC中提取數(shù)據(jù)部分，然后傳送給LwIP協(xié)議棧線程進行處理，一方面要把上層中的IP數(shù)據(jù)包傳送給硬件模塊，通過硬件模塊把數(shù)據(jù)封裝成MAC幀發(fā)送到物理網(wǎng)絡上。使用LwIP提供的API做一些網(wǎng)絡驅動時，需要對LwIP協(xié)議棧進行初始化，用一個網(wǎng)絡接口的初始化函數(shù)來完成底層網(wǎng)絡的初始化功能做，添加并配置底層網(wǎng)絡接口，建立底層的接收或發(fā)送線程，創(chuàng)建TCP/IP線程等。 LwIP設計LwIP是瑞士計算機科學院的AdamDunkelS等人開發(fā)的一套TCP八P協(xié)議棧,它主要關注的是怎么樣減少內存的使用和代碼的大小,這樣就可以讓lwIP適用于資源有限的嵌入式系統(tǒng)LwIP是一種可以在前后臺系統(tǒng)(無操作系統(tǒng))中運行的協(xié)議棧同時,依賴它提供的操作系統(tǒng)模擬層,也可以容易地將其移植到各種操作系統(tǒng)中另外,這個協(xié)議棧是開放源碼的,對于TCP/IP協(xié)議棧的研究很有幫助。傳輸層:傳輸層的協(xié)議,能夠解決端到端可靠性(即數(shù)據(jù)是否已經(jīng)到達目的地)!保證數(shù)據(jù)按照正確的順序到達此類的問題在通用的TCP/IP協(xié)議族中,傳輸層協(xié)議也包括所給數(shù)據(jù)應該送給哪個應用程序常用的傳輸層協(xié)議有TCP和UDP其中TCP是一個可靠的!面向連接的傳輸機制,它能保證數(shù)據(jù)完整!無損并且按順序到達而UDP是一個無連接的不可靠的數(shù)據(jù)報協(xié)議它既不檢查數(shù)據(jù)包到達目的地與否,也不保證它們到達的順序。RXD，4位數(shù)據(jù)被采樣與RXCLK同步，每一個RXCLK，RXDV被置位，RXD (3:0)被傳輸從PHY到物理層。LED驅動輸出1，op1：上電復位輸入，此腳用來控制強制的或者是公布的操作模式，在上電后此值被寫入寄存器。36腳COL/RMII：三態(tài)輸出，上電輸入，拉低，沖突檢測，在10M或者100M的半雙工模式，高電平顯示沖突狀態(tài)，在全雙工模式，此腳一直為低。ISOLATE的設置是：當上電復位時是輸入，0：,1：.24腳MDC:輸入腳，管理數(shù)據(jù)的時鐘腳，MDIO管理數(shù)據(jù)的同步時鐘，這個時鐘由管理芯片提供，.25腳MDIO:輸入/輸出腳，雙向的管理數(shù)據(jù)可能被管理芯片或者PHY提供。DM9161引腳圖如下所示： DM9161引腳圖 DM9161引腳說明16腳 TXER/TXD [4]：輸入腳，傳輸錯誤或者是第五個TXD數(shù)據(jù)位，在100兆模式下，此腳為高，同時TXEN為高，暫停信號代替實際的數(shù)據(jù)。 DM9161用法介紹DM9161AEP是一款完全集成的和符合成本效益單芯片快速以太網(wǎng)PHY。 當使能校驗位(USART_CR1種PCE位被置位)進行發(fā)送時，寫到MSB的值(根據(jù)數(shù)據(jù)的長度不同，MSB是第7位或者第8位)會被后來的校驗位該取代。該寄存器的各位描述如下：1個開始位，8個數(shù)據(jù)位，1位停止位（默認）；1:這樣，我們就得到了USART1BRR的值為0X1D4C。高16位未使用。每個串口都有一個自己獨立的波特率寄存器USART_BRR，通過設置該寄存器達到配置不同波特率的目的。串口1的復位是通過配置APB2RSTR寄存器的第14位來實現(xiàn)的。下面，我們就簡單介紹下這幾個與串口基本配置直接相關的寄存器。 SMI寫操作 SMI的讀操作用戶設置以太網(wǎng)MAC中MII的地址寄存器中的MII Busy bit時，MII Write bit 為零，SMI就通過傳輸PHY地址和PHY中的寄存器的地址，然后在PHY寄存器中就啟動一個讀操作。，圖中微控制器執(zhí)行使MDC時鐘線和MDIO數(shù)據(jù)線來為交替的功能I/O扣。以太網(wǎng)的外設由MAC和一個專用的DMA控制器，支持默認的MII和RMII通過一個選擇位來設置默認的MII接口或者精簡MII接口。6. 32位CRC產(chǎn)生和清除。另外在網(wǎng)絡通信功能上，具有一個RJ45網(wǎng)絡接口，支持10M/100M自適應網(wǎng)絡，還有一個Zigbee無線網(wǎng)絡通訊接口，一個WiFi WLAN無線寬帶網(wǎng)絡通訊接口。 系統(tǒng)軟件總體結構系統(tǒng)軟件總體結構如圖32所示，整個程序是圍繞STM32F107VCT6單片機設計的，軟件程序采用模塊化設計，更容易理解和調試。是目前常見的一款物理層收發(fā)器，由于全球的MCU集成度不斷提高，由MAC+PHY+MII的衍生到現(xiàn)在的PHY，在以太網(wǎng)部分的成本，逐漸降低。本設計有單片機控制無線模塊，接收從無線網(wǎng)絡的數(shù)據(jù)，并經(jīng)過單片機進行處理，通過網(wǎng)絡控制部分傳送給PC接收。 服務器無線網(wǎng)絡數(shù)據(jù)信號DM9161網(wǎng)絡控制STM32F107處理 整體模塊圖 控制部分方案在本次設計中，單片機是系統(tǒng)的控制核心，所以單片機的性能關系到整個系統(tǒng)的好壞。聯(lián)想公司在1999年9月推出了用于分布式高性能計算的NS10000高性能集群服務，該系統(tǒng)是一個四節(jié)點的系統(tǒng)，主要基于聯(lián)想萬全45008服務器，以總體成本相對較低的設備組合，足以替代傳統(tǒng)班SC小型機和中型機的工作，而價格僅為市場上同等性能小型機的1/21/40。國內外有大量嵌入式應用軟件已廣泛用于各類嵌入式系統(tǒng)中。應用層可以知道底層協(xié)議使用的緩沖處理機制，這使得應用層可以有效的重復使用緩沖區(qū)。TCP是一種可靠的面向連接的協(xié)議，允許將源主機的字節(jié)數(shù)據(jù)流無差別的傳送到目的主機。而一些小型輕便的設備，比如一些醫(yī)學儀器上的身體上使用的傳感器，體積小而且便宜，內存小，運算能力有限，因此必須在資源受限的情況下實現(xiàn)TCP/IP協(xié)議甚至處理接受到的信息。2 概述 課題研究的背景近幾年來，隨著科學技術日新月異的發(fā)展，計算機科技的快速發(fā)展，特別是互聯(lián)網(wǎng)的快速普及，互聯(lián)網(wǎng)在人類活動中也越來越緊密聯(lián)系，尤其是對于工業(yè)控制和信息電器領域中同樣有著越來越重要的應用。其中WIFI運用最為廣泛，其運用主要在WLAN/MESH領域。無線網(wǎng)絡推動了數(shù)據(jù)通信進入了新的里程碑，讓辦公、工作、學習不再受“線”制。同時計算機，通訊，消費電子三合一的快速發(fā)展，數(shù)字化時代已經(jīng)到來。TCP/IP協(xié)議可以分為四個層次，從底層到最高層分別是物理層和數(shù)據(jù)鏈路層，網(wǎng)絡層，傳輸層，和最高層的應用層。同時能夠完成流量的控制功能，協(xié)調收發(fā)主機之間的發(fā)送和接受速度，從而控制正確的傳輸。同樣，應用層與網(wǎng)絡代碼使用的是相同的內存區(qū)，那么應用層就可以直接讀寫內部緩沖區(qū)。大有國內緊跟國外趨勢的形勢。朗訊公司也推出了類似于Urboduster的高可用性集群系統(tǒng)LongshineClusterServer。因此單片機的選擇，對所設計系統(tǒng)的實現(xiàn)以及功能的擴展有著很大的影響。通過UTC4832無線網(wǎng)絡把數(shù)據(jù)上傳至主通信節(jié)點，主通信節(jié)點對數(shù)據(jù)進行進一步處理，通過以太網(wǎng)把數(shù)據(jù)發(fā)送至應用服務器。方案三：采用基于ENC28J60的網(wǎng)絡控制器的設計。整個程序除主程序之外還有5個部分：系統(tǒng)初始化子程序、RS232通訊子程序、網(wǎng)口通訊子程序、I/O數(shù)據(jù)采集子程序和RS485通訊子程序。在本開發(fā)板上，添加了一些人機交互接口，一個大屏幕320*240,262144色TFTLCD，支持SPI接口式/總線接口，四個LED發(fā)光管，一個電源LED指示燈，一個五方向的輸入搖桿，3個GPIO按鍵，1個RESTE按鍵，以及音頻級處理芯片，USB OTG功能能，支持外接鼠標和鍵盤。7. 一些地址過濾模式，對物理和組播地址。TDMA控制器接口通過AHB主從接口連接核和內存，AHB主接口控制數(shù)據(jù)傳輸當AHN從接口訪問控制盒狀態(tài)寄存器空間。MDC是一個用于給數(shù)據(jù)傳輸提供時間參考的周期性時鐘，最小的MDC的高低時間是每次160ns，最小的周期是400ns。同樣的，在傳輸過程中應用程序不能改變MII地址寄存器中的內容或者MII數(shù)據(jù)寄存器中的內容。 1，串口時鐘使能。APB2RSTR寄存器的各位描述如下：該寄存器的各位描述如下：這里波特率的計算通過如下公式計算 。只要設置串口1的BRR寄存器值為0X1D4C就可以得到9600的波特率。當使能校驗位進行接收時，讀到的MSB位是接收到的校驗位。這里我們關注一下兩個位，第6位RXNE和TC。DM9161AEP通過可變電壓的 MII 或 RMII 標準數(shù)字接口連接到 MAC 層，支持 HP AutoMDIX?。在10兆模式下這個輸入腳被忽略，在旁路模式下（旁路4B5B）此腳變成TXD[4]腳，第五個TXD的數(shù)據(jù) of 5B信號。29,28,27,26 RXD[0:3]/PHYAD[0:3]：三態(tài)輸出，上電輸入，拉低，在10/100兆MII模式四位輸出（與RXCLK同步)。簡化的MII使能腳，此腳也用來選擇正常的MII或者簡化的MII,(上電是輸入)，0是正常的MII(默認)，1是簡化的MII，此腳經(jīng)常被拉低，除非用于簡化的MII。13腳 LED2/OP2：輸出腳，上電輸入，上拉。RXCLK（接收時鐘）輸出到物理層的不間斷時鐘為RXDV, RXD, andRXER 。網(wǎng)絡層:網(wǎng)絡層也稱作IP層或互聯(lián)網(wǎng)層,它負責處理數(shù)據(jù)分組的選路等數(shù)據(jù)分組在網(wǎng)絡中的活動在TCP/IP協(xié)