【正文】 要產(chǎn)生 4 路不同的 127位的 m序列，需要選擇 4個 7階的特征多項式。為了監(jiān)測收端和發(fā)端的偽碼是否同步，還要把收端的偽碼跟相應的發(fā)端的偽碼通過一個異或門輸出，并驅(qū)動一個指示燈。此時，就可以判斷初始同步完成。解擴的時候，接收端的偽隨機碼發(fā)生器和發(fā)送端的偽隨機碼發(fā)生器的時間同步是至關重要的；同步系統(tǒng)的作用就是從收到的信息碼中提取同步信號，然后用這個同步的信號去調(diào)節(jié)接受端的偽碼發(fā)生器的相位，使之與發(fā)送端 的偽碼同步，才能正確地解擴出原始信號。跟蹤是閉環(huán)運行的，當兩端相位出現(xiàn)差別后，環(huán)路能根據(jù)誤差大小自動調(diào)整，減小誤差，因此同步系統(tǒng)多采用鎖相技術。至于短到什么程度，由滿足相關性要求限定。 本設計采用滑動相關法，所以這里重點介紹 滑動相關法 。一旦捕獲到有用信號，啟 動跟蹤器件，用以調(diào)整壓控鐘源，使本地 PN 碼發(fā)生器與外來信號保持精確同步。若實現(xiàn)了收發(fā)同步但不能保持同步，也無法準確可靠地獲取所發(fā)送的信息數(shù)據(jù)。對于載頻同步來說，主要是針對相于解調(diào)的相位同步而言。擴頻通信容易采用碼分多址、語音壓縮等多項新技術，更加適用于計算機網(wǎng)絡以及數(shù)字化的話音、圖像信息傳輸；擴頻通信絕大部分是數(shù)字電路，設備高度集成，安裝簡便，易于維護，也十分小巧可靠，便于安裝， 便于擴展，平均無故障率時間也很長；另外，擴頻設備一般采用積木式結構，組網(wǎng)方式靈活，方便統(tǒng)一規(guī)劃，分期實施，利于擴容，有效地保護前期投資。由于擴頻系統(tǒng)這一優(yōu)良性能，其誤碼率很低，遠高于普通的微波通信（如通常所說的一點多址）的效果，完全能滿足目前國內(nèi) SCADA 系統(tǒng)對通信傳輸質(zhì)量的要求。一次調(diào)制為信息調(diào)制，二次調(diào)制為擴頻調(diào)制，三次調(diào)制為射頻調(diào)制。在一個二進制碼位的時段內(nèi)用一組新的多位長的碼型予以置換，新 碼型的碼速率遠遠高出原碼的碼速率，由傅立葉分析可知新碼型的帶寬遠遠高出原碼的帶寬，從而將信號的帶寬進行了擴展。231。換句話說，當信號的傳輸速率 C 一定時，信號帶寬 W和信噪比 S/N是可以互換的，即增加信號帶寬可以降低對信噪比的要求，當帶寬增加到一定程度，允許信噪比進一步降低，有用信號功率接近噪聲功率甚至淹沒在噪聲之下也是可能的。為 了充分利用頻率資源，通常都是盡量壓縮傳輸帶寬。 8) 板級仿真與驗證 板級仿真主 要應用于高速電路設計中，對高速系統(tǒng)的信號完整性、電磁干擾等特征進行分析，一般都以第三方工具進行仿真和驗證。目前， FPGA的結構非常復雜，特別是在有時序約束條件時，需要利用時序驅(qū)動的引擎進行布局布線。 5) 綜合后仿真 綜合后仿真檢查綜合結果是否和原設計一致。常用的工具有 Model Tech 公司的 ModelSim、 Sysnopsys 公司的 VCS和 Cadence 公司的 NCVerilog 以及 NCVHDL 等軟件。普通 HDL 有 ABEL、 CUR 等，支持邏輯方程、真值表和狀態(tài)機等表達方式，主要用于簡單的小型設計。典型 FPGA 的開發(fā)流程包括功能定義 /器件選型、設計輸入、功能仿真、綜合優(yōu)化、綜合后仿真、實現(xiàn)、布線后仿真、板級仿真以及芯片編程與調(diào)試等主要步驟 : 1） 功能定義 /器件選型 在 FPGA 設計項目開始之前，必須有系統(tǒng)功能的定義和模塊的劃分，另外就是要根據(jù)任務要求，如系統(tǒng)的功能和復雜度，對工作速度和器件本身的資源、成本、以及連線的可布性等方面進行 權衡，選擇合適的設計方案和合適的器件類型。 FPGA 廠商意識到這類需求，由此開發(fā)出了相應的邏輯鎖定和增量設計的軟件工具。這么龐大的工作量顯然超出了單個工程師的能力，因此需要按照層次化、結構化的設計方法來實施。 在設計過程中，如果出現(xiàn)錯誤，則需重新回到設計輸入階段，改正錯誤或調(diào)整電路后重設計輸入 編 譯 在系統(tǒng)測試 編 程 修改設計 仿真與定時分析 圖 開發(fā)流程圖 湖南科技大學畢業(yè)設計（論文） 復上述過程。 湖南科技大學畢業(yè)設計（論文） 9） 編程文件的產(chǎn)生 編譯器中的裝配程序 (Assembler)將編譯好的程序創(chuàng)建一個或多個編程目標文件： EPROM 配置文件（ *.POF）例如 ,MAX7000S 系列 SRAM 文件（ *.SCF）例如 ,FLEX8000 系列的配置芯片 EPROM JEDEC 文件 (*.JED) 十六進制文件 (*.HEX) 文本文件 (*.TTF) 串行 BIT 流文件 (*.SBF) 10） 仿真 當設計文件被編譯好 ,并在波形編輯器中將輸入波形編輯完畢后 ,就可以進行行為仿真了 ,通過仿真可以檢驗設計的邏輯關系是否準確 . 11） 分析時間 (Analyze Timing) 該功能可以分析各個信號到輸出端的時間延遲 ,可以給出延遲矩陣和最高工作頻率。使 用時只要將欲輸入波形的時間段用鼠標涂黑，然后選擇工具條中的按鈕，例如，如果要某一時間段為高電平，只需選擇按鈕 1。用 VHDL 書寫的源文件 , 既是程序又是文檔 。 VHDL主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。自 IEEE 公布了 VHDL 的標準版本， IEEE1076（簡稱 87版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設計環(huán)境，或宣布自己的設計工具可以和 VHDL 接口。 Xilinx 三態(tài)以太網(wǎng) MAC 核是一個可參數(shù)化的核，非常適合在網(wǎng)絡設備中使用 , 例如開關和路由器等。賽靈思公司生產(chǎn)的芯片上集成了 DCM 和 DLL， Altera 公司的芯片集成了 PLL，Lattice 公司的新型芯片上同時集成了 PLL 和 DLL。 5） 豐富的布線資源 布線資源連通 FPGA 內(nèi)部的所有單元，而連線的長度和工藝決定著信號在連線上的驅(qū)動能力和傳輸速度。 4） 嵌入式塊 RAM(BRAM) 大多數(shù) FPGA 都 具有內(nèi)嵌的塊 RAM，這大大拓展了 FPGA 的應用范圍和靈活性。 開關矩陣是高度靈活的，可以對其進行配置以便處理組合邏輯、移位寄存器或 RAM。通過軟件的靈活配置，可適配不同的電氣標準與 I/O 物理特性，可以調(diào)整驅(qū)動電流的大小，可以改變上、下拉電阻。這樣 FPGA 不僅能反復使用，還無需專門的 FPGA 編程器，只需通用的 EPROM、 PROM 編程器即可。 FPGA的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。從表中可以看到， LUT 具有和邏輯電路相同的功能。 根據(jù)數(shù)字電路的基本知識可以知道，對于一個 n 輸入的邏輯運算，不管是與或非運算還是異或運算等等，最多只可能存在 2n種結果。 擴頻通信以其抗干擾能力強、抗多徑衰落強、保密性好、可碼分多址通信等諸多優(yōu)湖南科技大學畢業(yè)設計（論文） 點在現(xiàn)代通信系統(tǒng)中占據(jù)了強有力的地位，成為現(xiàn)代高技術通信傳輸方式。這可以通過合適的窄帶濾波剔除相干的干擾而不會較大影響信息。實際上，在多用戶接入環(huán)境中，擴頻技術的帶寬利用率是很高的。第三代移動通信三大主流標準： WCDMA、 CDMA20 TD— SCDMA無一例外地采用了直擴、CDMA技術，這也標志著擴頻通信技術已經(jīng)成為第三代移動通信系統(tǒng)的核心技術之一。擴頻通信已經(jīng)成為一種非常重要的通信方式，并且其應用也越來越普及和廣泛。并且，他們還希望以這種方式領導它：在這里工作的人們熱愛他們的 工作、享受工作的樂趣，并對他們所從事的工作著迷。 本設計介紹了 CDMA 擴頻通信的基本原理 ，完成了 PN 碼同步電路的設計，并在 MAX+ plusⅡ中完成了電路的仿真和時序分析，給出了各模塊的電路圖或者硬件描述。 擴頻通信是目前第三代移動通信的核心技術。它是當今數(shù)字系統(tǒng)設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完 成某種特定的功能，且可以反復擦寫。 擴頻通信技術簡介 擴頻通信，即擴展頻譜通信技術 (Spread Spectrum Communication)，是應用頻譜展寬技術，實現(xiàn)加密、選址通信的一門新學科。當前，無論是軍事通信領域，還是商用通信領域，擴頻通信技術都扮演著極其重要的角色。 但帶寬是一個悠閑地資源，因此先前的調(diào)制方案立足點在于如何如減少帶寬。盡管多用戶占用了同樣的帶寬，但由于每個用戶都有自己的 PN 碼，和別的用戶的 PN 碼是相互正交的，接收機可以通過他們各自的PN 碼進行解調(diào)，這說明，對于使用相同頻率的多個用戶來說，擴頻信號之間的干擾實際上可以忽略不計。擴頻通信系統(tǒng)不僅對多經(jīng)干擾具有抵抗能力，而且還可以利用多徑傳播來提高系 統(tǒng)性能。 FPGA 的可編程實際上是改變了 CLB 和 IOB 的觸發(fā)器狀態(tài)，這樣，可以實現(xiàn)多次重復的編程由于 FPGA 需要被反復燒寫，它實現(xiàn)組合邏輯的基本結構不可能像 ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復配置的結構。所以如果事先將相應的結果存放于一個存貯單元， 就相當于實現(xiàn)了與非門電路的功能。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 Xilinx FPGA的常用配置模式有 5 類：主串模式、從串模式、 Select MAP 模式、 Desktop 配置和直接SPI 配置。 FPGA 芯片主要由 6 部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式 RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。只有相同電氣標準的端口才能連接在一起， VCCO 電壓相同是接口標準的基本條件。 3） 數(shù)字時鐘管理模塊 (DCM) 業(yè)內(nèi)大多數(shù) FPGA均提供數(shù)字時鐘管理 (賽靈思公司的全部 FPGA均具有這種特性 )。在實際應用中，芯片內(nèi)部塊 RAM 的數(shù)量也是選擇 芯片的一個重要因素。 6） 底層內(nèi)嵌功能單元 內(nèi)嵌 功能模塊主要指 DLL(Delay Locked Loop)、 PLL(Phase Locked Loop)、 DSP 等軟處理核 (Soft Core)。 賽靈思公司的高端產(chǎn)品不僅集成了 Power PC 系列 CPU，還 內(nèi)嵌了 DSP Core 模塊，其相應的系統(tǒng)級設計工具是 EDK 和 Platform Studio，并依此提出了片上系統(tǒng) (System on Chip) 的概念。 TEMAC 核通過 Xilinx CORE Generator(TM) 工具提供，是 Xilinx 全套以太網(wǎng)解決方案的一部分。它的應用主要是應用在數(shù)字電路的設計中。 硬件描述語言 VHDL 是硬件設計者和 EDA 工具之間的界面 , 設計者使用 VHDL 來描述自己的設計方案 (或設計要求、設計意圖 ) , 并把這個描述告訴 EDA 工具 , 最后在 EDA 工具的幫助下進行詳細設計及驗證。 Max+ plusⅡ 功能簡介 1） 原理圖輸入 （ Graphic Editor） MAX+PLUSII 軟件具有圖形輸入能力 ,用戶可以方便的使用圖形編輯器輸入電路圖 ,圖中的元器件可以調(diào)用元件庫中元器件 ,除調(diào)用庫中的元件以外 ,還可以調(diào)用該軟件中的符號功能形 成的功能塊。 7） 設計規(guī)則檢查 選取 Compile\Processing\Design Doctor 菜單，將調(diào)出規(guī)則檢查醫(yī)生，該醫(yī)生可以按照三種規(guī)則中的一個規(guī)則檢查各個設計文件，以保證設計的可靠性。然后根據(jù)設定的參數(shù)和策略對設計項目進行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報告文件、延時信息文件及編程文件，供分析仿真和編程使用。硬件包括 FPGA 芯片電路、存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的 HDL程序以及最新才流行的嵌入式 C 程序。由于大型設計包含多個復雜的功能模塊，其時序收斂與仿真驗證復雜度很高，為了滿足時序指標的要求，往往需要反復修改源文件，再對所修改的新版本進行重新編譯，直到滿足要求為止。 不過從其描述可以看出，新型的設計方法對系統(tǒng)頂層設計師有很高的要求。這種方法雖然直觀并易于仿真，但效率很低， 且不易湖南科技大學畢業(yè)設計（論文） 維護，不利于模塊構造和重用。 3） 功能仿真 功能仿真也稱為前仿真是在編譯之前對用戶所設計的電路進行邏輯功能驗證，此時的仿真沒有延遲信息，僅對初步的功能進行檢測。為了能轉(zhuǎn)換成標準的門級結構網(wǎng)表， HDL 程序的編寫必須符合特定綜合器所要求的風格。 6) 實現(xiàn)與布局布線 布局布線可理解為利用實現(xiàn)工具把邏輯映射到目標器件結構的資源中，決定邏輯的湖南科技大學畢業(yè)設計（論文） 最佳布局，選擇邏輯與輸入輸出功能鏈接的布線通道進行連線，并產(chǎn)生相應文件 (如配置文件與相關報告 )，實現(xiàn)是將綜合生成的邏輯網(wǎng)表配 置到具體的 FPGA 芯片上，布局布線是其中最重要的過程。由于不同芯片的內(nèi)部延時不一樣，不同的布局布線方案也給延時帶來不同的影響。目前，主流的 FPGA 芯 片生產(chǎn)商都提供了內(nèi)嵌的在線邏輯分析儀 (如 Xilinx ISE中的 ChipScope、 Altera QuartusII 中的 SignalTapII 以及 SignalProb)來解決上述矛盾，它們只需要占用芯片少量的邏輯資源，具有很高的實用價值。有人要問為什么要這 么做？這樣是不是太浪費頻率資源了？這些問題可以用信息論和抗干擾理論來解釋。除此之外，擴頻系統(tǒng) 的其他一些性能也大都與 PG 有關。犏桫臌 sL= 系統(tǒng)損耗 由此可見，抗干擾容限 JM 與擴頻處理增益 PG 成正比，擴頻處理增益提高后，抗干擾容限大大提高，甚至信號在一定的噪聲湮沒下也能正常通信。系統(tǒng)對原始信息進行編碼、傳送，