第5章微處理器的硬件特性及微機(jī)系統(tǒng)組成-免費(fèi)閱讀
【正文】 緩沖系統(tǒng) CPU引腳負(fù)載超過 10個(gè) ， 需采用緩沖器增加總線的驅(qū)動(dòng)能力 。 ? T2— T4為 S7， S7為備用狀態(tài)信號線 。1 第 5章 微處理器的硬件特性及微機(jī)系統(tǒng)組成 ? 教學(xué)重點(diǎn) ? 8086/8088的兩種工作模式 ? 最小模式下的引腳信號和總線形成 ? 最小模式下的總線時(shí)序 2 幾個(gè)名詞 ? 指令周期：執(zhí)行 1條指令所需要的時(shí)間 。 ? 2. RD（ Read） ? 讀控制 ， 輸出 、 三態(tài) 、 低電平有效 ? 有效時(shí) ， 表示 CPU正在從存儲器或 I/O端口讀入數(shù)據(jù) 11 控制總線 （續(xù) 1） ?3. READY ? 存儲器或 I/O口就緒 ， 輸入 、 高電平有效 ? 在總線操作周期中 ， 8088 CPU會在第 3個(gè)時(shí)鐘周期的前沿測試該引腳 ? 如果測到高有效 ， CPU直接進(jìn)入第 4個(gè)時(shí)鐘周期 ? 如果測到無效 ， CPU將插入等待周期 Tw ? CPU在等待周期中仍然要監(jiān)測 READY信號 ， 有效則進(jìn)入第 4個(gè)時(shí)鐘周期 ， 否則繼續(xù)插入等待周期Tw。 74LS24 74LS245雙向總線緩沖器 。 828 74LS373鎖存器 。 ? T1時(shí)為 BHE， 表示 AD15— AD8為有效數(shù)據(jù) 。 ? 總線周期： CPU從存儲器或輸入輸出端口存取 1個(gè)字節(jié)就是 1個(gè)總線周期 。 12 控制總線 （續(xù) 2） ?4. TEST ? 測試 ， 輸入 、 低電平有效 ? 該引腳與 WAIT指令配合使用 ? 當(dāng) CPU執(zhí)行 WAIT指令時(shí) ， 它將在每個(gè)時(shí)鐘周期對該引腳進(jìn)行測試：如果無效 ， 則程序踏步并繼續(xù)測試；如果有效 ， 則程序恢復(fù)運(yùn)行 ? 也就是說 ， WAIT指令使 CPU產(chǎn)生等待 ， 直到引腳有效為止 ? 在使用協(xié)處理器 8087時(shí) ， 通過引腳和 WAIT指令 ，可使 8088與 8087的操作保持同步 13 控制總線 （續(xù) 3） ?5. INTR（ Interrupt Request） ? 可屏蔽中斷請求 ， 輸入 、 高電平有效 ? 有效時(shí) ， 表示請求設(shè)備向 CPU申請可屏蔽中斷 ? 該請求的優(yōu)先級別較低 ， 并可通過關(guān)中斷指令 CLI清除標(biāo)志寄存器中的 IF標(biāo)志 、 從而對中斷請求進(jìn)行屏蔽 ?6. NMI（ NonMaskable Interrupt） ? 不可屏蔽中斷請求 ， 輸入 、 上升沿有效 ? 有效時(shí) ， 表示外界向 CPU申請不可屏蔽中斷 ? 該請求的優(yōu)先級別高于 INTR， 并且不能在 CPU內(nèi)被屏蔽 ? 當(dāng)系統(tǒng)發(fā)生緊急情況時(shí) ， 可通過他向 CPU申請不可屏蔽中斷服務(wù) 14 控制總線 （續(xù) 4） ? 7. RESET ? 復(fù)位請求 ， 輸入 、 高電平有效 ? 該信號有效 ， 將使 CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時(shí) ，CPU將重新開始工作 ? 8088復(fù)位后 CS＝ FFFFH、 IP＝ 0000H， 所以程序入口在物理地址 FFFF0H ? 8. CLK（ Clock） ?
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1