【正文】 The electrical characteristics of RS232 is a nonbalanced transmission, antijamming capability is weak, so the transmission distance is shorter, about 15 meters only. RS232C串行口信號分為三類：傳送信號、聯絡信號和地線。接口 DCE and DTE interface between the use of puter networks is an important issue. 任何一個通信站總要包括DCE與DTE，因此確定一個統(tǒng)一的標準接口，特別是對公用數據網有重要的意義。 (3) phaseamplitude modulation (PAM): In order to maximize the transmission rate, modulation rate does not increase, the phase modulation and amplitude modulation using the method of bining. 它可用16個不同的相位和幅度電平，使1200bps的Modem傳送19200bps的數據信號。范圍來區(qū)別發(fā)送數據和接收數據。 Configure these devices Ruozai Modem, is to place the phone can transmit data. 一般電話線路的話音帶寬在300～3400Hz 范圍，用它傳送數字信號，其信號頻率也必須在該范圍。 Works modem from the send, receive, control, interface, control panel and power supply ponents. 數據終端設備以 It is a digital signal to analog modulated carrier signal to transmit, and decode the received analog signals to digital information by electronic equipment. 它的目標是產生能夠方便傳輸的在此，我向鄭華老師致以由衷的謝意！這次畢業(yè)設計給了我一次理論與實踐相結合的機會，通過查閱大量的資料，使我對這個課題有了更深層次的了解，并且從中學到了很多課本上沒有涉及到的知識，同時也增強了我的動手能力和實踐經驗，這些都將對我以后的工作有著非常大的幫助。本文介紹的基帶調制解調器硬件設置配合相應的軟件程序也可以方便的實現無線通信系統(tǒng)的各種功能模塊。（2）。word 00000H,00648H,00C8CH,012C8H,018F9H,01F1AH,02528H,02B1FH word 05A82H,055F5H,05133H,04C3FH,0471CH,041CEH,03C56H,036BAH 本文在定點實現時，把累加器(A和B)從16位擴展到32位(SXM置1)，把定標調整為Q30；同時設置了溢出保護(OVM置1)。算術移位并調整定標，GAIN=μ為2的整數倍ADD B, ASTH A, *filter_ptr 。程序調試中還要注意流水線沖突，通過在合適位置插入NOP空跳轉指令，可以有效解決這個問題。由兩幅圖比較可見，濾波器實現了目標所要求的。⑤將累加器B清零，重復執(zhí)行下列操作N/2次：（AH）*系數ai+(B)→B，系數指針（PAR）加1，（AR2）+（AR3）→AH，AR2和AR3減1。為此，必須對輸入數據和濾波器的系數進行歸一化處理。可以把循環(huán)尋址理解為實現一個滑動窗，新數據引入后將覆蓋老的數據，便得該窗中包含了需處理的最新數據。如，可以用兩個存儲單元來表示一個數，運算時使用雙字運算；可以根據需要要將濾波器系數都用雙字表示，也可以只將一半的系數用雙字表示，視需要而定。但是，DSP操作過程中的意外情況是無法避免的，即使采用統(tǒng)計分析法也不可能涉及到所有情況。因此，在編程時必須指定一個數的小數點處于哪一位，這就是定標。QPSK正交相移鍵控，是一種數字調制方式。為了方便調用參數的尋址和局部數據的分配，在C語言中CPL始終保持1，即采用SP來進行直接尋址[17]。在子函數中，根據圖的次序，使可以準確地獲得參數。規(guī)范之二：寄存器資源的使用。12 V)送往數據終端。HPIA 寄存器初始化完畢之后,就可以向HPID 寄存器寫數據,HPIA 的自動增址特性可以有效的實現FPGA 對HPI 存儲器的連續(xù)訪問。這兩個輸入與HBIL 一起由FPGA 驅動。第二部分是FPGA 模塊,主要用來實現上、下變頻及成形濾波和抗混疊濾波等,本部分采用ALTERA 公司的EPF10K30 等組成。圖31硬件設計框圖發(fā)送功能和接收功能設計：發(fā)送功能框圖如圖32 所示： 圖32發(fā)送功能框圖接收功能框圖如圖33所示：圖33接受功能框圖載波同步模塊如圖34下所示：圖34載波同步模塊圖 QPSK調制解調器的設計與實現基于C54X DSP 的實用無線基帶QPSK 調制解調器的具體實現(1) 硬件設計系統(tǒng)由三大部分組成。 時鐘的考慮（1） 系統(tǒng)能否正確，可靠的工作，時鐘是關鍵。在FSK信號接收端解調該調制信號,取延遲樣點k=4，得到輸出信號v(n)= s(n)s( n k),經低通濾波器濾除高頻成分,即恢復FSK 解調信號[9]。當信號為“1”時,分頻比為N1 ,當信號為“0”時,分頻比為N2 。一般來說，選擇DSP芯片時應考慮到如下諸多因素。~128000bps信號速率、四線全雙工通信方式、同步、單邊帶調制方式和60~108kHz基群電路等功能；、全雙工通信方式、同步和擁有數據壓縮及差錯控制技術等功能[5]。調制是將數字信號與音頻載波組合，產生適合于電話線上傳輸的音頻信號（模擬信號），解調是從音頻信號中恢復出數字信號?？蓾M足多種實時嵌入式系統(tǒng)的需要[3]。 由于DSP芯片的問世，使得數字信號處理技術在數據傳輸領域中的應用更加引起重視。功能強大的指令系統(tǒng),使該芯片具有很高的處理速度和廣泛的應用適應性,由于C54xDSP有功耗小、成本低等特點,被廣泛應用于移動通信、軟件無線電等領域。關鍵詞：基帶；調制解調器；DSP；濾波；編碼ABSTRACTModem is one of the equipment which uses a munications network to plete a series of data munications. In recent years, with the rapid progress in science and technology and data munication built increasing and business scope of the struggle, for both modems transmission speed and performance indicators corresponding offered a high standard required. DSP chip with advantages of a small size, weight and more convenient use while DSP technology have a strong data processing ability, high running speed, therefore, based on the DSP technology in a munication system modem are increasingly wide application.This paper briefly describes the first c54xdsp system structure and working mechanism, c54xDSP benefits of work. Then the modem works on the basis of giving a general c54xdsp based on the design project with your modem. The modem hardware c54x DSP to chip at the core, including FPGA/CPLD, programmable switch a filter and a d change and d a varied and codec, RS 232 asynchronous munication interface and the electrical circuits. A modem peripheral interface software includes: initialize, receiving and sending, coding, base with modulation, filtering, the carrier waves synchronization, synchronous and demodulates and a frame alignment, etc. At last it’s the DSP mobile munications technology in wireless systems and developing prospect.KEY WORDS: Baseband 。摘 要調制解調器是利用模擬通信網來完成一系列數據通信的關鍵設備之一。 Modem 。本課題介紹的基于C54x DSP 的基帶調制解調器應用于軟件無線電領域。DSP產業(yè)在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，并作為一個新的理論體系廣為流行；隨著這個時代的成熟，80年代開始DSP進入了發(fā)展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發(fā)生了巨大的變化； 21世紀DSP發(fā)展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發(fā)展戰(zhàn)略全局規(guī)劃，并以全面的產品規(guī)劃和完善的解決方案，加之全新的開發(fā)理念，深化產業(yè)化進程。C54x屬于TI的C5000系列的產品，C54x系列是針對低功耗、高性能的高速實時信號處理而專門設計的定點DSP，廣泛應用于無線通信系統(tǒng)中，它的CPU具有下列特征：　?、?采用改進的哈佛結構，一條程序總線(PB)、三條數據總線(CB、DB、EB)和四條地址總線(PAB、CAB、DAB、EAB)；　?、?40bit的算術邏輯單元(ALU)以及一個40bit的移位器和兩個40bit的累加器(A、B)，支持32bit或雙16bit的運算。目前調制解調器主要有兩種：內置式和外置式。 第2章 系統(tǒng)設計方案 對設計的技術要求本課題主要討論調制解調的硬件設計和數字實現方法。如DSP芯片的運算速度、價格、硬件資源、運算速度、開發(fā)工具等[6]。這樣就可以產生兩種不同的分頻脈沖輸出,再經過整形就得到精確的FSK 音頻正弦信號[8]。 硬件選擇該調制解調器硬件以C54x DSP芯片為核心，包括FPGA/CPLD、可編程開關電容濾波器、A/D變換器、D/A變換器、編解碼器、RS232異步通信接口電路及時鐘電路等。（2） TI DSP有以下幾種時鐘配置方案：內部震蕩器；外部震蕩器；片內集成有PLL,對輸入時鐘進行倍頻和分頻。第一部分是DSP 主系統(tǒng)部分。第三部分是A/ D、D/ A 轉換部分。使用HCNTL0/ 1 ,主機可以指定對三個HPI 寄存器的訪問:HPI 控制寄存器(HPIC) 、HPI 地址寄存器(HPIA) 或HPI 數據寄存器(HIPD) 。在對HPID 的連續(xù)寫操作過程中,要注意合理的控制HBIL 腳的輸出來通知DSP 當前傳輸的是第一個字節(jié)還的第二個,如果字節(jié)的傳輸順序被破壞,則數據可能會丟失,從而產生不可預測的結果[13]。2. 發(fā)送信號流程 由數據終端送來的RS232 UART數據流( kb/s)，經MAX232轉變成TTL電平，進入Intel8251A形成并行數據，作為原始信息碼，進入DSP芯片，進行卷積編碼、交織編碼和正交DQPSK調制，然后進入數模轉換器AD8582，輸出信號由濾波器MAX295EWE進行限帶后由放大器(TL084)放大至適當幅度，送至射頻部分[14]。鑒于c語言程序主要是由編譯器完成資源的分配，編程人員可將其視作是一個黑盒，不必追究其內在的細節(jié)；而在匯編語言中則由編程人員手工安排資源，所以要特別注意其使用規(guī)則應與c語言保持一致。如果在該函數中仍然要調用其他的兩數，其方法同上。 C54x DSP的軟件設計流程圖初始化采樣結束調用各信號處理算法模塊處理計算各種參數輸出結果NY圖41C54xDSP軟件設計流程圖 基帶調制解調的數字實現基帶調制解調器軟件包括異步串行口的初始化、接收、發(fā)送、卷積編碼、交織、去交織、基帶調制(含差分編碼、格雷編碼)、成形濾波、載波調制、匹配濾波、載波同步、位同步、差分解調、幀同步等。與模擬調制相比，具有更好的抗噪聲性能和更強的抗信道衰落能力等。通過定標，可以在16位數的不同位置上確定小數點，從而表示出一個范圍大小不同且精度也不同的小數。因此，在定點運算過程中應該采取一些判斷和保護措施（特別是在定點加法中）。另外，FIR數字濾波器和IIR數字濾波器所引入的量化誤差是不一樣的。在數字信號處理中的FIR、卷積等運算中，循環(huán)尋址具有極其重要的意義。輸入數據的歸一化處理可通過設