【正文】 elsif current_state=st6 then step=0100。 end if。 if step_p=39。event and cp=39。 then next_state=st0。 end if。039。 else next_state=st1。 when st1= if np=39。128分頻 when111=cp=temp(7)。 end if。architecture a of step3_6 istype states is(st0,st1,st2,st3,st4,st5,st6,st7)。entity step3_6 isport( clk: in std_logic。b2v_inst10 : debouncePORT MAP(key_pressed = SYNTHESIZED_WIRE_6, clk_3m = clk_3m, clk_1k = clk_1k, key_valid = SYNTHESIZED_WIRE_3)。 scan_t : IN STD_LOGIC_VECTOR(2 downto 0)。end ponent。ARCHITECTURE bdf_type OF key_al8 IS ponent key_scan PORT(col : IN STD_LOGIC_VECTOR(7 downto 0)。USE 。 end if。 then case key is when0000= start_stop_f=not start_stop_f。end key_f。use 。 end if。count clk_1k: out std_logic。在未來(lái)的日子里，我會(huì)更加努力的學(xué)習(xí)和工作，不辜負(fù)父母對(duì)我的殷殷期望！我一定會(huì)好好孝敬和報(bào)答他們！在此，我忠心的祝愿各位老師，同學(xué)們，以及給過(guò)我?guī)椭娜松眢w健康，幸福快樂(lè)，事業(yè)有成！參考文獻(xiàn)[1] 潘松主編　《EDA技術(shù)與VHDL》，清華大學(xué)出版社[2] 唐亞平主編　《EDA技術(shù)應(yīng)用》，化學(xué)工業(yè)出版社[3] 宋振輝主編　《EDA技術(shù)與VHDL》，北京大學(xué)出版社[4] 徐志軍 王金明 尹廷輝編蓍　《EDA技術(shù)與VHDL設(shè)計(jì)》，電子工業(yè)出版社[5] 參考網(wǎng)址：[6] 趙俊超等. 集成電路設(shè)計(jì) VHDL 教程[M]. 北京：北京希望電子出版社, 2002.[7] 王海華， CPLD 步進(jìn)電機(jī)控制器設(shè)計(jì)[J]. 微計(jì)算機(jī)信息，[8] 馬宏偉 高性能步進(jìn)電機(jī)控制系統(tǒng)的研制[M].西安：西安科技大學(xué)出版社，2004附錄附錄A控制電路原理圖圖1CPU按鍵部分根據(jù)設(shè)計(jì)方案和實(shí)際的要求，本方案設(shè)計(jì)的電源電路使用電壓為5V/1A的電源供電，外部電源經(jīng)過(guò)LDO芯片（AMS1117）,，為CPLD提供VCCINT電源和VCCIO電源，以及時(shí)鐘復(fù)位等電路的需要。在這三年的時(shí)間里，我在學(xué)習(xí)上和思想上都受益非淺。同時(shí)在檢修電路的過(guò)程中，也學(xué)會(huì)許多的技巧，對(duì)電子儀器儀表的使用也愈加熟練。通過(guò)對(duì)步進(jìn)電機(jī)控制器資料的研究，漸漸有了一個(gè)大體的構(gòu)思。 分頻計(jì)數(shù)器模塊本模塊主要是產(chǎn)生其他各個(gè)模塊所需的時(shí)鐘信號(hào)，減少原始輸入時(shí)鐘的種類，本設(shè)計(jì)采用大于3MHz 時(shí)鐘頻率輸入產(chǎn)生3MHz 掃描時(shí)鐘、9KHz 步進(jìn)電機(jī)調(diào)速時(shí)鐘,1KHz 取樣時(shí)鐘輸出，下面給出的是分頻計(jì)數(shù)的原理圖：圖54 分頻計(jì)數(shù)模塊的原理圖該模塊的引腳定義如下：clk:模塊的時(shí)鐘輸入；clk_3m:掃描時(shí)鐘頻率；clk_1k:取樣時(shí)鐘頻率；clk_9k。第5章 系統(tǒng)軟件設(shè)計(jì) 控制器組成框圖本設(shè)計(jì)中的步進(jìn)電機(jī)控制器功能完善，移植性很強(qiáng)，下面是設(shè)計(jì)的方框圖：圖51 步進(jìn)電機(jī)控制器方框圖方框 1 中的時(shí)鐘發(fā)生電路是晶體振蕩器產(chǎn)生，要求頻率要穩(wěn)定，頻率的穩(wěn)定度決定步進(jìn)電機(jī)的精準(zhǔn)度，它要產(chǎn)生三個(gè)不同頻率的時(shí)鐘分別應(yīng)用不同的部分，分別為 3MHZ 的掃描時(shí)鐘、9KHZ 電機(jī)轉(zhuǎn)速控制時(shí)鐘、1KHZ 的取樣時(shí)鐘。驅(qū)動(dòng)電路原理圖如上圖。四相步進(jìn)電機(jī)可以在不同的通電方式下運(yùn)行，常見(jiàn)的通電方式有單（單相繞組通電）四拍（ABCDA。所以選擇混八拍工作方式單四拍、b、c所示：a. 單四拍 b. 雙四拍 c八拍42 步進(jìn)電機(jī)工作時(shí)序波形圖 控制電路設(shè)計(jì)控制電路包括CPU、復(fù)位電路、電源電路、時(shí)鐘電路、按鍵部分，圖見(jiàn)附錄A。圖41是該四相反應(yīng)式步進(jìn)電機(jī)工作原理示意圖。單一的慣性負(fù)載和單一的摩擦負(fù)載是不存在的。由于能夠開(kāi)環(huán)運(yùn)行以及控制系統(tǒng)比較簡(jiǎn)單，因此這種電機(jī)在工業(yè)領(lǐng)域中得到廣泛應(yīng)用。它的結(jié)構(gòu)簡(jiǎn)單，成本距角可以做得很小，但動(dòng)態(tài)性能較差。在有負(fù)載的情況下，啟動(dòng)頻率應(yīng)更低。3）特點(diǎn)　　1．一般步進(jìn)馬達(dá)的精度為步進(jìn)角的35%，且不累積。在沒(méi)有細(xì)分驅(qū)動(dòng)器時(shí)，用戶主要靠選擇不同相數(shù)的步進(jìn)馬達(dá)來(lái)滿足自己步距角的要求。），這個(gè)步距角可以稱之為‘電機(jī)固有步距角’，它不一定是電機(jī)實(shí)際工作時(shí)的真正步距角，真正的步距角和驅(qū)動(dòng)器有關(guān)。(4)電機(jī)的啟動(dòng)、停止、加速、減速、正反轉(zhuǎn)反應(yīng)快，容易控制。旋轉(zhuǎn)式步進(jìn)電動(dòng)機(jī)的輸出軸以等增量的轉(zhuǎn)角響應(yīng)輸入脈沖序列。Quartus II 軟件中新的MAX+PLUS174。獨(dú)特的特性板上振蕩器和用戶閃存不需要分立振蕩器或者非易失存儲(chǔ)器，減少了芯片數(shù)量。不但具有傳統(tǒng)CPLD設(shè)計(jì)的低成本特性，MAX II CPLD還進(jìn)一步提高了高密度產(chǎn)品的功耗和成本優(yōu)勢(shì)，這樣，您可以使用MAX II CPLD來(lái)替代高功耗和高成本ASSP以及標(biāo)準(zhǔn)邏輯CPLD。它具有可靠性強(qiáng)，抗干擾能力強(qiáng)，系統(tǒng)維修方便、能耗低、高編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)。但隨著生產(chǎn)要求的提高，它的靈活性和通用性滿足不了生產(chǎn)的需求。步進(jìn)電機(jī)驅(qū)動(dòng)器單片機(jī)8051計(jì)數(shù)器8253數(shù)據(jù)總線 脈沖波形計(jì)數(shù)器8253步進(jìn)電機(jī)圖34 單片機(jī)控制步進(jìn)電機(jī)原理圖 方案四 基于CPLD器件步進(jìn)電機(jī)控制器的設(shè)計(jì)方案 如圖35，本文討論了一種基于CPLD（Complex Programmable Logic Device）復(fù)雜可編程邏輯器件的步進(jìn)電機(jī)控制器設(shè)計(jì)，應(yīng)用一個(gè)低成本CPLD 器件，就可以解決單片機(jī)PWM軟件編程和8253對(duì)脈沖計(jì)數(shù)的問(wèn)題。但由于其開(kāi)發(fā)工具價(jià)格高，使得DSP芯片的價(jià)格較高，對(duì)于簡(jiǎn)單的控制系統(tǒng)而言，采用DSP控制顯得大材小用。但隨著生產(chǎn)要求的提高，基于此芯片控制的方案其缺點(diǎn)日益凹現(xiàn)。CPLD、FPGA實(shí)現(xiàn)的通常是純數(shù)字系統(tǒng)，適于處理大量的邏輯和時(shí)序問(wèn)題，速度快；單片機(jī)則善于處理大量的數(shù)據(jù)和復(fù)雜的運(yùn)算，而且經(jīng)?？梢院芊奖愕貥?gòu)成模擬數(shù)字混合系統(tǒng)。第四章主要介紹硬件電路的設(shè)計(jì)，其中包括硬件的設(shè)計(jì)和芯片的介紹。變頻信號(hào)源產(chǎn)生頻率可調(diào)的脈沖信號(hào)，調(diào)節(jié)步進(jìn)電機(jī)的速度。望能對(duì)廣大用戶在選型、使用、及整機(jī)改進(jìn)時(shí)有所幫助。 雖然步進(jìn)電機(jī)已被廣泛地應(yīng)用，但步進(jìn)電機(jī)并不能象普通的直流電機(jī)，交流電機(jī)在常規(guī)下使用。 步進(jìn)電機(jī)控制器控制步進(jìn)電機(jī)的速度 如果給步進(jìn)電機(jī)發(fā)一個(gè)控制脈沖，它就轉(zhuǎn)一步，再發(fā)一個(gè)脈沖，它會(huì)再轉(zhuǎn)一步。對(duì)齊之后，定子電流立即按這種方式發(fā)生變化，以增加定子磁通矢量角度，從而使電機(jī)移動(dòng)到下一個(gè)步進(jìn)。多數(shù)步進(jìn)電機(jī)的阻尼因數(shù)很低，導(dǎo)致一定步頻下的欠阻尼運(yùn)行和對(duì)諧振問(wèn)題的敏感度。Made in speed, such as the position control field with stepper motor to control bees very simple 。極大地減少了外圍元件的使用。摘 要步進(jìn)電機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開(kāi)環(huán)控制元件。第 8 周： 畢業(yè)答辯與綜合成績(jī)?cè)u(píng)定。在現(xiàn)代工業(yè)控制和醫(yī)療器械中廣泛的使用，但是目前主要是應(yīng)用單片機(jī)進(jìn)行時(shí)序控制，在應(yīng)用現(xiàn)成的驅(qū)動(dòng)器，這樣勢(shì)必會(huì)提高儀器儀表的成本和使用范圍，本畢業(yè)設(shè)計(jì)針對(duì)ASIC芯片來(lái)進(jìn)行一個(gè)三相步進(jìn)電機(jī)控制和驅(qū)動(dòng)系統(tǒng)，系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，體積小，成本低，移植性強(qiáng)。第23周： 設(shè)計(jì)要求說(shuō)明及課題內(nèi)容輔導(dǎo)，完成圖紙初稿。文字通順，語(yǔ)言流暢，排版合理，無(wú)錯(cuò)別字，不允許抄襲。CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。ABSTRACTStepping motor is electrical impulses signal into a angular displacement or line displacement of openloop control ponents。在過(guò)去，步進(jìn)電機(jī)有時(shí)被誤稱為“數(shù)字”電機(jī)，因?yàn)樗鼈兂Ｓ谜环讲?qū)動(dòng)。驅(qū)動(dòng)這些相位有許多方法，包括全步進(jìn)、半步進(jìn)或微步進(jìn)，取決于使用的控制技術(shù)?？梢酝ㄟ^(guò)控制脈沖個(gè)數(shù)來(lái)控制角位移量，從而達(dá)到準(zhǔn)確定位的目的；同時(shí)可以通過(guò)控制脈沖頻率來(lái)控制電機(jī)轉(zhuǎn)動(dòng)的速度和加速度，從而達(dá)到調(diào)速的目的。在非超載的情況下，電機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號(hào)的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，即給電機(jī)加一個(gè)脈沖信號(hào)，電機(jī)則轉(zhuǎn)過(guò)一個(gè)步距角。這就給戶在產(chǎn)品選型、使用中造成許多麻煩。調(diào)節(jié)轉(zhuǎn)子線圈通入直流電流的大小，可以改變定子的三相繞組電壓的大小，改變?cè)瓌?dòng)機(jī)的轉(zhuǎn)速，可以改變定子的三相繞組電壓的頻率。圖11 步進(jìn)電機(jī)驅(qū)動(dòng)電源框圖 主要完成的工作本設(shè)計(jì)共分為7章，其中第一章為緒論，主要闡述了課題的研究背景以及意義。（6）.使用環(huán)境：20～85℃；（7）.要求控制與驅(qū)動(dòng)之間加光耦隔離。他的作用就是能把輸入的脈沖轉(zhuǎn)換成環(huán)型脈沖，以便于控制步進(jìn)電機(jī)，并能進(jìn)行正、反向控制。步進(jìn)電機(jī)的速度控制是通過(guò)控制DSP發(fā)出的步進(jìn)脈沖頻率來(lái)實(shí)現(xiàn)的。因此，有需要一個(gè)計(jì)數(shù)器8253對(duì)脈沖個(gè)數(shù)產(chǎn)生脈沖信號(hào)。它具有可靠性強(qiáng)，抗干擾能力強(qiáng)，系統(tǒng)維修方便、能耗低、高編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)。驅(qū)動(dòng)器部分可以對(duì)步進(jìn)電機(jī)的步數(shù)進(jìn)行細(xì)分并驅(qū)動(dòng)電機(jī)。 II 系列CPLD是有史以來(lái)功耗最低、成本最低的CPLD。自動(dòng)啟動(dòng)/停止功能，CPLD不使用時(shí)關(guān)斷。I/O能力MultiVolt I/、可編程擺率和可編程驅(qū)動(dòng)能力提高了信號(hào)完整性。它在機(jī)電一體化系統(tǒng)中經(jīng)常用作開(kāi)環(huán)的運(yùn)動(dòng)控制因?yàn)樗哂薪Y(jié)構(gòu)簡(jiǎn)單、價(jià)格便宜、工作可靠、維修容易等一系列優(yōu)點(diǎn)。其主要特性如下：(1)電機(jī)的旋轉(zhuǎn)角度與輸入脈沖數(shù)成比例，角度的誤差小，而且不會(huì)產(chǎn)生累積的誤差。/176。/176。比如。在它的作用下，電機(jī)隨頻率（或角速度）的增大而相電流減小，從而導(dǎo)致力矩下降。根據(jù)設(shè)計(jì)要求我們選擇了，步距角為3176。混合式與傳統(tǒng)的反應(yīng)式相比，結(jié)構(gòu)上轉(zhuǎn)子加有永磁體，以提供軟磁材料的工作點(diǎn)，而定子激磁只需提供變化的磁場(chǎng)而不必提供磁材料工作點(diǎn)的耗能，因此該電機(jī)效率高，電流小，發(fā)熱低。（五相電機(jī)）、（二、四相電機(jī)）、（三相電機(jī)）等。米 　　P=2πfM/400(半步工作） 　其中f為每秒脈沖數(shù)（簡(jiǎn)稱PPS)7) 相步進(jìn)電機(jī)的介紹根據(jù)以上的幾點(diǎn)，在本次設(shè)計(jì)中我們選擇的是四相步進(jìn)電機(jī)。四相步進(jìn)電機(jī)按照通電順序的不同，可分為單四拍、雙四拍、八拍三種工作方式。當(dāng)對(duì)步進(jìn)電機(jī)施加一系列連續(xù)不斷的控制脈沖時(shí)，它可以連續(xù)不斷地轉(zhuǎn)動(dòng)?？芍苯域?qū)動(dòng)繼電器等負(fù)載。步進(jìn)電機(jī)的正極接上12V 的工作電壓，負(fù)級(jí)接在ULN2003A的輸出端，當(dāng)CPLD的I/O口為低電平時(shí)，步進(jìn)電機(jī)的負(fù)極與地開(kāi)路，正負(fù)極之間沒(méi)有壓差，電機(jī)不運(yùn)轉(zhuǎn)；當(dāng)CPLD 的I/O口為高電平時(shí)，步進(jìn)電機(jī)的負(fù)極與地導(dǎo)通，正負(fù)極之間形成12V 壓差，電機(jī)運(yùn)轉(zhuǎn)。下圖52 為硬件軟件資源規(guī)劃分配圖圖52 硬件軟件資源規(guī)劃圖對(duì)于ASIC 芯片的設(shè)計(jì)開(kāi)發(fā)，開(kāi)發(fā)者可以不必了解芯片的內(nèi)部結(jié)構(gòu)，只需查看芯片手冊(cè)，看引腳功能，芯片可用宏單元個(gè)數(shù)和引腳數(shù)等就可以開(kāi)發(fā)設(shè)計(jì)，本