【正文】 s chip integrated, Lattice pany39。 所以我要感謝 x老師。我相信在以后的人生道路上，我將不會迷茫，因為我知道我不能解決的問題不一定是不能解決的問題，這一點我堅信。 通過對本課題的研究我有以下幾個方面的收獲： （ 1）學習與掌握了 FPGA的基本原理及其各種應用，對它的軟件設計方法有較深入的認識。秒計數(shù)最大到 59時分計數(shù)加 1，分也是到 59時計數(shù)加 1。設計思路：根據(jù)控制模塊（ contr）的輸出 k的高低電平決定。給一個月計數(shù)qy，由月計數(shù)的不同給予 date不同取值。 時（ hour）：時信號 qs[7:0]，低四位 qsl[3:0]，高四位 qsh[7:0]，時進位信號 cout。當秒信號計數(shù)小于 59時，如果十位 qmh==5，個位 qml9則十位不變，個位每秒加 1， carry1=0；如果 qmh5而 qml==9,則令qmh=qmh+1,qml=0,carry1=0；如果 qmh5且 qml9， 則 qmh=qmh， qml=qml+1,carry1=0。設計思路：在沒有按下外部控制按鍵時，每 8秒輪流控制年月日和時分秒模塊，就是說在前 8秒內令 rc為 0，下一個 8秒內令其為 1，然后輪流交換。由于實現(xiàn)方式的不同，有些FPGA 只能編程一次，而有些則可以重復進行多次編寫。 而 這些 功能的實現(xiàn) ， 均 是以鐘表 的 數(shù)字化為基礎的。與傳統(tǒng)紙質的萬年歷相比 ,數(shù)字萬年歷得到了越來越廣泛的應用。對此，數(shù)字萬年的設計就有了用武之地。 畢業(yè)設計（論文）專 用紙 基于 FPGA的萬年歷 電路的設計 學 校： 系 部： 專 業(yè)： 年 級： 學生姓名： 學 號： 指導教師： 畢業(yè)設計（論文）專 用紙 Based on the design of the calendar FPFA circuit University： Department： Specialty: Class: Student’s Name: Student’sNumber: Faculty Adviser: 畢業(yè)設計（論文）專 用紙 目錄 摘要 .......................................................................................................................................... I Abstract ................................................................................................................................... II 前言 ......................................................................................................................................... 1 第 1 章 萬年歷的發(fā)展及 FPGA 簡介 ............................................................................. 2 萬年歷的發(fā)展 ..................................................................................................... 2 FPGA 簡介 ............................................................................................................. 2 第 2 章 設計原理 ................................................................................................................ 3 組成模塊 ............................................................................................................... 3 系統(tǒng)設計圖 .......................................................................................................... 3 第 3 章 各功能模塊介紹 .................................................................................................. 5 分頻模塊（ fenpin） ....................................................................................... 5 控制模塊（ countr） ....................................................................................... 5 時間顯示調整模塊（ mux_4） ....................................................................... 6 時分秒模塊 （ timeve） ................................................................................ 6 年月日模塊（ nyr2020） .............................................................................. 7 顯示控制模塊 (mux_16)................................................................................... 7 譯碼器（ yimaqi） ............................................................................................ 7 第 4 章 模擬仿真 ................................................................................................................ 9 畢業(yè)設計（論文）專 用紙 年月日模塊仿真 ................................................................................................. 9 時分秒模塊仿真 ................................................................................................. 9 結論 ....................................................................................................................................... 10 總結與體會 ..........................................................................................................................11 謝辭 ....................................................................................................................................... 12 參考文獻 .............................................................................................................................. 13 附錄一 ................................................................................................................................... 14 附錄二 ................................................................................................................................... 26 附錄三 ................................................................................................................................... 32 畢業(yè)設計（論文）專用紙 第 頁 I 基于 FPGA 的萬年歷電路的設計 摘要 基于 FPGA的萬年歷設計，主要完成的任務是使用 Verilog語言，在 Quartis2上完成電路 設計，程序開發(fā)模擬，基本功能是能夠顯示 /修改年月日時分秒?；?FPGA的萬年歷設計，采用軟件開發(fā)模擬，開發(fā)成本低，而且再功能設計上有很大的靈活度，只要在軟件上進行簡單的修改就能實現(xiàn)不同的功能要求，能夠滿足不同環(huán)境要求。 本設計基于 FPGA，采用 Verilog 語言編程 ,用軟件的方式設計 ,靈活性好 ,且作為課程設計來說不僅是對以往大學階段一些知識的應用也不用花費多少成本。因此，研究 數(shù)字 萬年歷 及擴大其應用，有非?，F(xiàn)實的意義。在 FPGA 名稱中的“現(xiàn)場可編程”是指“在現(xiàn)場”進行。 rc的作用就是相當于個脈沖，這個脈沖決定了該模塊的輸出電平。最終秒信號 qm={qmh,qml},秒進位信號 enmin =carry|jf(jf是外部按鍵信號 )。初始賦值令 {qsh,qsl}=8’ h00，進位信號 carry1=0。如：當 qy=3，則 date=31。當 k是高電平時，該模塊的輸出端輸出的是當前的時分秒信號， 即：令 q0=0、 q1=0， q q3顯示秒信號的十位與個位， q q5顯示分信號的十位與個位， q q7顯示時信號的十位與個位。 畢業(yè)設計（論文）專用紙 第 頁 10 結論 每到新年，人們就會買來一本新的日歷，配上繪有圖畫的日歷牌掛在墻上，既是裝飾，又能指示年、月、日、星期等信息。 （ 2）通過對電路原理圖設計繪制，對數(shù)字電路有了更加清晰的了解，學到了以前沒注意到的知識。 最后我想說的是我又一次感受到了書到用時方恨少。 在設計之初，我的迷茫曾一度讓我煩悶，不知道該怎么寫，不知道怎么下手，在這個困難時期，各位老師和同學給了我很大的幫助，使他們的幫助使我一步步的完成了畢業(yè)設計。s new PLL chip and integrated with DLL PLL. DLL used PLL and by IP core generated tools convenient to management and configuration. 7. Embedded special hardcore Embedded special hardcore is relatively lowlevel embedde