【正文】 0xFFFF), (short)(data amp。 ch_right = data amp。 while (!AUDIO_DacFifoNotFull() amp。 } }else if (state == ST_PLAYING){ if (bPlayPressed || (PlayLen = RecordLen) || bError){ // stop playing printf(Play Stop %s\r\n, bError?(Error):)。ch_right)。 (RecordLen buf_sample_size)){ try_t = 0。 sprintf(szText, record\n%d samples\n, (int)RecordLen)。 state = ST_PLAYING。 LCD_TextOut(szText)。 AUDIO_FifoClear()。 bPlayPressed = (button_mask amp。 return 0。 show_menu()。}int main(){ typedef enum{ ST_STANDY, ST_RECODING, ST_PLAYING }STATE。amp。 sample_max sample_l) sample_max = sample_l。i++){ data = *pData++。 bSuccess = FALSE。 t = 0。}void show_power(short sample){ static alt_u32 sum = 0。 else if (record_sample_rate == 48000) AUDIO_SetSampleRate(RATE_ADC48K_DAC48K)。 AUDIO_LineInMute(FALSE)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_SetInputSource(SOURCE_MIC)。amp。 } void button_monitor_isr(void* context, alt_u32 id){ volatile alt_u32* pPressedMask = (volatile alt_u32*)context。 mask = IORD(SW_BASE, 0)。 (0x01 1))?FALSE:TRUE。int ui_get_sample_rate(void)。 data structure definit =====define RECORD_BUTTON 0x08define PLAY_BUTTON 0x04define PLAYRING_BUTTON 0x02define RECORD_BLOCK_SIZE 250 // ADC FIFO: 512 bytedefine PLAY_BLOCK_SIZE 250 // DAC FIFO: 512 bytedefine MAX_TRY_CNT 1024define LINEOUT_DEFUALT_VOL 0x79 // 0 dBdefine USE_SDRAM_FOR_DATAifndef USE_SDRAM_FOR_DATA define BUF_SAMPLE_NUM (96000*5) // 5 second 96Kendif typedef enum{ MIC_RECORD, LINEIN_RECORD, LINEOUT_PLAY}AUDIO_FUNC。四年大學(xué)生涯即將結(jié)束，本次課題的完成將是大學(xué)生活結(jié)束的一個標(biāo)志，想來不禁感懷，在這個大學(xué)四年里，我所經(jīng)歷的每一點進步都離不開我的同學(xué)的幫助，老師的教導(dǎo)，學(xué)院的關(guān)懷，在這之間經(jīng)歷了很多事，收獲了很多，學(xué)到了很多，充實了很多。系統(tǒng)在功能擴展上具有極大的潛力，有很好的應(yīng)用前景和科研價值。本次設(shè)計涉及到的內(nèi)容有基于NIOS II的SOPC系統(tǒng)構(gòu)架，音頻信號的錄放，WM8731芯片的控制，I2C協(xié)議，SDRAM的讀寫。圖17為音頻輸出過程，通過耳機可以聽到經(jīng)過處理的音頻信號，LCD顯示目前狀態(tài)為播放過程。 else if (record_sample_rate == 32000) AUDIO_SetSampleRate(RATE_ADC32K_DAC32K)。 AUDIO_MicMute(TRUE)。 AUDIO_DacEnableSoftMute(TRUE)。 bMicBoost = ui_is_mic_boost()。系統(tǒng)設(shè)計及其編譯結(jié)果如圖13所示。該模塊可直接作為頂層模塊進行例化，本次設(shè)計以Verilog語言進行頂層設(shè)計。Quartus II支持Altera的IP核，包含了LPM/Mega Function宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。這一硬核 IP 模塊是一個完整的 PCIe (PIPE) 協(xié)議解決方案，用于實現(xiàn)PHYMAC 層、數(shù)據(jù)鏈路層以及傳輸層的功能性?！癁?6位。簡言之，要通過I2S模式控制WM8731，應(yīng)向SDIN接口先發(fā)0X34H（WM8731基址，CSB=0時），然后發(fā)0X0E 02（0EH為DATAB158所指寄存器，02H為該寄存器的配置數(shù)據(jù)0000 0010）圖左對齊模式左對齊格式時，MSB在BCLK的第一個上升沿有效，緊接著是一個ADCLRC或DACLRC傳輸。表一、WM8731內(nèi)部寄存器地址及其功能介紹：寄存器地址00H02H04H06H08H0A0C0E10H12H1EH功能Left Line InRight Line InLetfHeadphoneOutRightHeadphoneOutAnalog AudioPathControlDigital AudioPathControlPower Down ControlDigitalAudioInterface FormatSampling ControlActive ControlResetRegister 數(shù)字音頻接口WM8731的數(shù)字音頻接口有5根引腳，分別為：BCLK(數(shù)字音頻位時鐘)、DACDAT(DAC數(shù)字音頻數(shù)據(jù)輸入)、DACIRC(DAC采樣左/右聲道信號)、ADC－DAT(ADC數(shù)字音頻信號輸出)、ADCLRC(ADC采樣左/右聲道信號)。它具有2線和3線兩種模式。WM8731帶有一個片上時鐘發(fā)生器，支持多種時鐘模式。本次設(shè)計涉及到的內(nèi)容有基于NIOS II的SOPC系統(tǒng)構(gòu)架，音頻信號的錄放，WM8731芯片的控制，I2C協(xié)議，SDRAM的讀寫。這種設(shè)計可使得SOPC系統(tǒng)中硬件設(shè)計軟件功能有機結(jié)合，高效地完成SOPC系統(tǒng)設(shè)計。SOPC包含了SOC和PLD、FPGA各自的優(yōu)點，其基本特征，可總結(jié)如下：1) 包含至少一個嵌入式處理器內(nèi)核；2) 具有小容量片內(nèi)高速RAM資源；3) 可供選擇的IP Core資源相當(dāng)豐富；4) 片上可編程邏輯資源豐富；5) 處理器調(diào)試接口以及FPGA編程接口；6) 部分可編程模擬電路可能包含其中；7) 低功耗、單芯片、微封裝。 SOPC的特點及其應(yīng)用SOPC即可編程片上系統(tǒng)，它是SystemonaProgrammableChip的縮寫。理論上，數(shù)字音頻信號是沒有噪聲的，它被作為一系列的“0”和“1”加以處理，沒有給可能引起微小失真的噪聲留下任何空間。數(shù)字記錄設(shè)備和輸出生成非常精確的聲音。早在20世紀(jì)60年代，集成電路的發(fā)展就為顯著提高音質(zhì)提供了一個物美價廉的手段，并有力地促進了電子產(chǎn)品的小型化。隨著FPGA集成度的不斷增加，其內(nèi)部的片內(nèi)外設(shè)也越來越多，可集成SRAM、Flash、AD、RTC等外設(shè)，真正用單芯片方案完成系統(tǒng)設(shè)計，所以我們所理解的FPGA最底層是一些實實在在的門電路構(gòu)成的，然后由門電路構(gòu)成最小的物理邏輯單元，然后再通過布線層將這些最小物理邏輯單元連接成用戶需要的特定功能，我們所需要控制的僅僅是布線層之間的互連開關(guān)，這也是我們編程的對象，通過這些開關(guān)來改變功能。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 研究目的及意義隨著消費電子的快速發(fā)展，數(shù)字音頻技術(shù)的應(yīng)用顯得越來越重要，對數(shù)字音頻技術(shù)的研究符合市場與科技需求。數(shù)字音頻處理技術(shù)涉及生活的方方面面,包括濾波器技術(shù)、數(shù)字信號處理、人工智能、模式識別、編碼學(xué)、等多個學(xué)科的知識,是信息化技術(shù)類學(xué)科當(dāng)中發(fā)展極為迅速的一個方向之一。FPGA是Ross Freema于1985年發(fā)明的，當(dāng)時第一個FPGA采用2μm工藝，包含64個邏輯模塊和85000個晶體管，門數(shù)量不超過1000個，當(dāng)時他所創(chuàng)造的 FPGA被認為是一項不切實際的技術(shù)，他的同事Bill Carter曾說：“這種理念需要很多晶體管，但那時晶體管是非常珍貴的東西。 音頻處理技術(shù)的發(fā)展隨著消費電子的快速發(fā)展，數(shù)字音頻技術(shù)的應(yīng)用顯得越來越重要，對數(shù)字音頻技術(shù)的研究符合市場與科技需求。模擬放大器是絕對線性的，在模擬放大器中，電源總處于接通狀態(tài)，耗用大量的電能，因此必須使用大量的散熱器件。16位數(shù)字錄音可以精確到6000分之一，而相當(dāng)于數(shù)字分辨率為1213位的模擬錄音精確度只有8,000分之一。盡管現(xiàn)有的數(shù)字化處理技術(shù)較以前的技術(shù)已有所改善，但它們在音質(zhì)、封裝、性能、價格和核心技術(shù)方面還需要進行改進。顧名思義，可編程片上系統(tǒng)，即是用可編程邏輯技術(shù)把整個系統(tǒng)放到一塊硅片上。基于Nios II的完整SOPC系統(tǒng)是一個既包含軟件同時也包含硬件的系統(tǒng)，因此在設(shè)計時，可分為硬件部分和軟件部分。2）基于FPGA嵌入IP軟核的應(yīng)用。圖基于FPGA的音頻處理系統(tǒng)其主要內(nèi)容包括對音頻編/解碼芯片WM8731的I2C總線配置模塊的設(shè)計方法。通過一個12MHz時鐘，、48kHz和96kHz等采樣率，以及MP3標(biāo)準(zhǔn)定義的其他采樣率，完全不需要一個獨立的鎖相環(huán)或晶振，并支持其他公用的主時鐘頻率。2線為MPU接口，3線為兼容SPI接口。數(shù)字音頻接口可以工作在主模式和從模式下。圖右對齊模式 圖 I2S模式圖DSP模式通過對寄存器的不同配置，可以設(shè)置傳輸?shù)臄?shù)據(jù)格式。這四種音頻格式都是高位(MSB)在前，16～32位。PCIe (PIPE) 模塊的硬核 IP 支持根端口與端點配置。 硬件電路設(shè)計 SOPC系統(tǒng)設(shè)計本次課題有NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、鍵盤輸入、數(shù)碼管顯示，LCD控制器等幾個重要部分，其中NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、GPIO、LCD控制器等是通過Avalon總線進行FPGA內(nèi)部的數(shù)據(jù)交互。圖1nios_audio模塊 頂層例化在SOPC Builder中把系統(tǒng)的外圍組件配置完成之后，編輯設(shè)計的頂層文件,，最后進行工程編譯，編譯完成后，芯片資源消耗如圖12所示。圖1系統(tǒng)設(shè)計界面 人機接口介紹人機接口包括按鍵，數(shù)碼管，LCD，LED，開關(guān)等。 AUDIO_SetInputSource(SOURCE_MIC)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_LineInMute(FALSE)。 else if (record_sample_rate == 48000) AUDIO_SetSampleRate(RATE_ADC48K_DAC48K)。數(shù)碼管顯示播放時長。在進行SOPC系統(tǒng)的構(gòu)架方面，本次設(shè)計主要應(yīng)用Altera公司推出的FPGA/CPLD集成開發(fā)環(huán)境Quartus II完成。由于時間限制和自身所掌握的知識還不夠，本次設(shè)計還有很多缺點，特別是音頻處理方面還不夠完善，與當(dāng)今社會的高技術(shù)人員開發(fā)出來的技術(shù)相比，還有巨大的差距，因此本課題的設(shè)計還有的很多地方，需要作進一步改進。這四年里有快樂，有悲傷，看著自己一步步成長，伴隨的都是同窗之誼，師生之情。void button_monitor_isr(void* contex