本科學(xué)生畢業(yè)論文fpga卷積碼的原理與測(cè)試-免費(fèi)閱讀
【正文】 本文的研究成果能很好的解決信道誤碼問(wèn)題，但隨著無(wú)線通信技術(shù)不斷發(fā)展，不僅對(duì)信道誤碼率提出來(lái)更高要求，而且對(duì)加密技術(shù)也提出了新的要求。該結(jié)構(gòu)的譯碼器對(duì)每一個(gè)狀態(tài)都具有獨(dú)立的處理單元，彼此互補(bǔ)影響，并行工作，提高了譯碼速度。該功能可用數(shù)據(jù)選擇器簡(jiǎn)單實(shí)現(xiàn)。讀出的結(jié)果并行地送入兩個(gè)加—比—選電路(ACS)，選出進(jìn)入節(jié)點(diǎn)的最小路徑量度(PM)并行寫(xiě)入另一DPRAM(記為B)，寫(xiě)地址分別為Wf1=(m6,m5,m4,m3,m2,m1,m0,0),Wf2=(m6,m5,m4,m3,m2,m1,m0,1)。2)路徑度量和“加比選單元”計(jì)算和比較每條支路的路徑度量，得到并保存剩余路徑提供給回溯單元。如圖2的網(wǎng)格子圖所示，網(wǎng)格圖中從前級(jí)每個(gè)節(jié)點(diǎn)上都有2條支路延伸到下一級(jí)上，而下一級(jí)上的每2條支路又都匯聚在一個(gè)節(jié)點(diǎn)上。其中維特比譯碼具有最佳譯碼性能，但硬件實(shí)現(xiàn)相對(duì)復(fù)雜。四、FPGA卷積碼的編譯碼原理（一）編碼原理卷積碼是一種向前糾錯(cuò)碼FEC，用(n，k，m)表示。格圖結(jié)構(gòu)主要用于對(duì)卷積碼編碼過(guò)程的分析和Viterbi譯碼。故在GSM、窄帶CDMA系統(tǒng)、第三代移動(dòng)通信系統(tǒng)中都采用了卷積編碼作為前向糾錯(cuò)碼。從GSM系統(tǒng)、基于IS95的窄帶CDMA系統(tǒng)到WCDMA系統(tǒng)，卷積編碼做為一種有效的前向糾錯(cuò)碼得到廣泛的應(yīng)用。FPGA目錄摘要 IAbstract II前言 1一、 卷積碼的定義 2二、 卷積碼的描述方法 3（一） 圖解表示和解析表示 3（二） 其它表式 3三、 FPGA芯片介紹 4四、FPGA卷積碼的編譯碼原理 5（一）編碼原理 5（二）FPGA卷積碼的譯碼原理 61. veterbi算法 62. 譯碼原理 6五、 譯碼器的設(shè)計(jì)與實(shí)現(xiàn) 9（一）譯碼器的設(shè)計(jì) 9（二）實(shí)現(xiàn)的性能模擬結(jié)果 10（三）設(shè)計(jì)中改進(jìn)和優(yōu)先算法 11結(jié)論 12參考文獻(xiàn) 13前言近年來(lái)，隨著大規(guī)模集成電路的發(fā)展，電路實(shí)現(xiàn)技術(shù)水平獲得較大程度的提高，卷積碼在眾多通信系統(tǒng)和計(jì)算機(jī)系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。本科學(xué)生畢業(yè)論文論文題目：基于FPGA卷積碼的原理與測(cè)試學(xué) 院：電子工程學(xué)院年 級(jí)：2009級(jí)專 業(yè)：通信工程姓 名：周荃學(xué) 號(hào)：20095455指導(dǎo)教師：劉勇 2011年6月27日摘要為了解決傳統(tǒng)的維特比譯碼器結(jié)構(gòu)復(fù)雜、譯碼速度慢、消耗資源大的問(wèn)題，提出一種新型的適用于FPGA特點(diǎn)，路徑存儲(chǔ)與譯碼輸出并行工作，同步存儲(chǔ)路徑矢量和狀態(tài)矢量的譯碼器設(shè)計(jì)方案。在數(shù)據(jù)通信中，它的出現(xiàn)，使得數(shù)據(jù)調(diào)制解調(diào)器的傳輸速率和性能都產(chǎn)生了較大飛躍。但是卷積碼解碼[1]由于其算法復(fù)雜度隨約束長(zhǎng)度的增加而指數(shù)增長(zhǎng)，增加了在具體系統(tǒng)實(shí)現(xiàn)中的難度。二、 卷積碼的描述方法描述卷積碼的方法主要有兩類：圖解表示和解析表示。卷積碼的籬笆圖或網(wǎng)格圖，可表示出編碼器狀態(tài)轉(zhuǎn)移與時(shí)間的關(guān)系。分組碼不同，其監(jiān)督元與本組信息元和前若干組的信息元有關(guān)。veterbi算法是檢測(cè)離散馬兒可夫過(guò)程有限狀態(tài)序列的優(yōu)化算法。把匯聚在每一個(gè)節(jié)點(diǎn)上的兩條路徑的對(duì)數(shù)似然函數(shù)累加值進(jìn)行比較，選擇一條具有較大對(duì)數(shù)似然累加值的路徑保存下來(lái)，而丟棄另外一條路徑，使每一級(jí)留存下來(lái)的路徑數(shù)保持常數(shù)（為編碼約束長(zhǎng)度的指數(shù)次冪）。對(duì)于(2，1，3)卷積碼，譯碼深度D=5(m+1)=20，為保證存儲(chǔ)單元和回溯單元同時(shí)并行工作，存儲(chǔ)單元為2D(m+1)2m=1280 bit。在下一比特周期，控制DPRAM輸入輸出端的切換開(kāi)關(guān)，使得從RAM B讀，結(jié)果寫(xiě)入RAM A，重復(fù)切換操作。我們?cè)凇瓣P(guān)于W—CDMA關(guān)鍵技術(shù)研究”的項(xiàng)目中，根據(jù)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1