【正文】 在課題的研究過程中，得到了系里各位同學的幫助。經(jīng)過理論驗證，這個系統(tǒng)可以完成對某武器系統(tǒng)的多個彈上數(shù)據(jù)進行采集并顯示的任務要求。SEL= 110 WHEN ST= 0 ELSE101 WHEN ST= 1 ELSE011 WHEN ST= 2 ELSE111。： AD轉(zhuǎn)換流程圖 數(shù)碼管顯示程序 下面的VHDL 程序片段描述了七段掃描驅(qū)動顯示電路, 包括掃描信號產(chǎn)生電路和十六進制碼與七段顯示碼轉(zhuǎn)換電路。139。 EC = 39。Then //轉(zhuǎn)換結(jié)束 State = S2。 nRC = 39。039。 //讀信號(置低) EC = 39。 下面給出部分主要源程序:PROCESS ( CP, RST)BEGIN IF RST = 39。 assign y2_out = flag ? 839。簡單的注釋、模塊和端口定義已經(jīng)自動生成，所剩余的工作就是在模塊中實現(xiàn)代碼。? VHDL Module：VHDL模塊類型。? IP（Coregen amp。 然后點擊“Next”進入下一頁，選擇所使用的芯片類型以及綜合、仿真工具。 ?下載：下載功能包括了BitGen，用于將布局布線后的設計文件轉(zhuǎn)換為位流文件，還包括了ImPACT，功能是進行設備配置和通信，控制將程序燒寫到FPGA芯片中去。Xilinx的開發(fā)工具也在不斷地升級，由早期的Foundation系列逐步發(fā)展到目前的ISE ，集成了FPGA和CPLD開發(fā)需要的所有功能，其主要特點有： (1)包含了Xilinx新型SmartCompile技術(shù)，能在最短的時間內(nèi)提供最高的性能，提供了一個功能強大的設計收斂環(huán)境； (2)全面支持Virtex5系列器件（業(yè)界首款65nm FPGA）； (3)集成式的時序收斂環(huán)境有助于快速、輕松地識別FPGA設計的瓶頸； (4)可以節(jié)省一個或多個速度等級的成本，并可在邏輯設計中實現(xiàn)最低的總成本。(4)用VHDL萬恒一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動把VHDL描述設計轉(zhuǎn)變成門級網(wǎng)表（根據(jù)不同的實現(xiàn)芯片）。VHDL進行工程設計的優(yōu)點是多方面的，具體如下：(1)與其他硬件描述語言相比，VHDL具有更強的行為描述能力。可以利用EDA 工具進行邏輯綜合和優(yōu)化，并自動將 VHDL 轉(zhuǎn)化為門級網(wǎng)表[27]。7407是同相OC門，作段選碼驅(qū)動器。 4位共陰極LED動態(tài)顯示接口電路 由于所有的段選線并聯(lián)到同一個I/O，由這個I/O 口來控制，因此，若是所有的4 位7 段LED 都選通的話，4 位7 段LED 將會顯示相同的字符。LED顯示器工作于靜態(tài)顯示方式時，各位的共陰極（公共端K0）接地；若為共陽極（公共端K0），則接+5V電源。一位顯示器由8個發(fā)光二極管組成，其中，7個發(fā)光二極管構(gòu)成字型“8”的各個筆畫（段）a到g，另外一個小數(shù)點為dp發(fā)光二級管。[21]。線性調(diào)節(jié)器的輸入電流接近于輸出電流，它的效率（輸出功率除以輸入功率）接近于輸出/輸入電壓比。系統(tǒng)中選用的芯片共需要2種大小不同的供電電源，、。 這里選擇了CA3140來組成差分放大器，兼有高電壓PMOS管和高壓二極管的優(yōu)點，都集成在單獨的芯片上，輸入電路PMOS提供非常高的阻抗，可達到TΩ級，還具有自身補償能力來達到穩(wěn)定的放大增益，輸出部分含有自身保護電路來保護由于負載短路造成的損害，非常適合此電路設計。比較典型的就是Altera、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品。： A/D976轉(zhuǎn)化器時序圖： AD轉(zhuǎn)換器連接圖 本設計要求多路數(shù)據(jù)采集，該AD轉(zhuǎn)換芯片是單路輸入，因此采用8塊AD976芯片。模擬地于數(shù)字地及模擬5V和數(shù)組5V之間，最好通過小磁珠再連接到一起。該ADC經(jīng)過工廠校準，所有線性誤差均被降至最小。由于量化的結(jié)果是把尾數(shù)按四舍五入處理，對于有 m 位、輸入電壓范圍是 Vmax的 A/D 轉(zhuǎn)換器，有 0 至 2m1 共 2m 個等級，每個等級的增量為 δ=Vmax/2m1，那么，量化的最大誤差就是 emax(nT)= 177。T 稱為采樣間隔，采樣頻率為 1/T（Hz）。該系統(tǒng)要求進行高速的數(shù)據(jù)采集，用普通單片機難以實現(xiàn)。方案 1 是用單片機完成數(shù)據(jù)采集及控制。一般來說AD轉(zhuǎn)換器的位數(shù)越長則量化噪聲越小，精度越高。信號調(diào)理部分由放大電路、濾波器電路構(gòu)成。第五章:總結(jié)，論述了硬件電路設計中遇到的各種問題，并對全文進行了總結(jié)。高速、實時數(shù)據(jù)采集在運動控制、爆炸檢測、醫(yī)療設備（如CT、核磁共振）、快速生產(chǎn)過程（如石油化工過程）和變電站自動化等領域都有非常重要的應用。此外，數(shù)據(jù)采集器的特點還反映在如下幾個方面： (1)它既是一臺數(shù)據(jù)采集器，又是一臺功能較全的機器狀態(tài)分析儀，不僅有常用的時域分析和頻域FFT 分析，而且還可以做倒譜、細化、包絡譜和時頻域分析等功能[5]； (2)它既是采集器，又可以兼做其它儀器來用。 (5)隨著電子技術(shù)的發(fā)展，電路集成度的提高，數(shù)據(jù)采集系統(tǒng)的體積越來越小，可靠性越來越高，甚至出現(xiàn)了單片數(shù)據(jù)采集系統(tǒng)。 數(shù)據(jù)采集系統(tǒng)的特點 現(xiàn)代數(shù)據(jù)采集系統(tǒng)具有如下主要特點： (1)現(xiàn)代采集系統(tǒng)一般都由計算機控制，使得數(shù)據(jù)采集的質(zhì)量和效率等大為提高，也節(jié)省了硬件投資。它是計算機與外部物理世界連接的橋梁。中北大學2012屆畢業(yè)設計說明書基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的畢業(yè)設計1 緒論 選課背景及意義“數(shù)據(jù)采集”是指將溫度、壓力、流量、位移等模擬量采集轉(zhuǎn)換成數(shù)字量后，再由計算機進行存儲、處理、顯示或打印的過程，相應的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。在工業(yè)，工程，生產(chǎn)車間等部門，尤其是在對信息實時性能要求較高或者惡劣的數(shù)據(jù)采集環(huán)境中更突出其應用的必要性。 (2)軟件在數(shù)據(jù)采集系統(tǒng)中的作用越來越大，這增加了系統(tǒng)設計的靈活性。 (6)總線在數(shù)據(jù)采集系統(tǒng)中有著廣泛的應用，總線技術(shù)它對數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)的發(fā)展起著重要作用。如法國邁威公司的MOVILOG 數(shù)據(jù)采集器，就可作為一臺動平衡儀來用，它不但可以做單一平面的動平衡，還可以做六個平面的動平衡[6]； (3)儲存量大，從低頻到高頻頻率測量范圍寬，能適應機器從低速到高速的各種監(jiān)測范圍需要； (4)可利用振動傳感器或過程傳感器或電量傳感器等輸入多種物理量，如振動加速度、位移、相位、轉(zhuǎn)速、溫度、壓力、流量、電壓、電流和功率等，形成多參數(shù)監(jiān)測系統(tǒng)； (5)數(shù)據(jù)采集器配套的軟件是以通用窗口的軟件為基礎，功能較強。這些行業(yè)中，對高速數(shù)據(jù)采集的需求遠遠超過目前實際可以實現(xiàn)的程度。第 40 頁 共 40 頁2 系統(tǒng)設計方案本章主要介紹了數(shù)據(jù)采集系統(tǒng)設計的總體方案。其主要作用是對輸入信號進行放大、濾波使其電壓在AD的采樣電壓范圍之內(nèi)?？墒窃贏D芯片的設計過程中，要想把數(shù)據(jù)轉(zhuǎn)換分辨率提高一位，則AD轉(zhuǎn)換器中的比較器數(shù)量必須增加一倍，其增加的成本可想而知。方案 2 是用可編程邏輯器件 CPLD 來實現(xiàn)。所以，我們使用方案 2 實現(xiàn)數(shù)據(jù)采集電路。AD 采樣時必須滿足采樣定理。δ/2。模擬滿量程輸入為177。(2)模擬接口：1腳，模擬信號輸入端，與模擬信號之間須接一200歐電阻 3腳，參考電壓輸入端，可外部輸入。 CPLD介紹及電路連接CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本系統(tǒng)采用了由Xilinxt推出的XCR3128。操作電源電壓從4V至36V（無論單或雙電源),它結(jié)合了壓電PMOS晶體管工藝和高電壓雙授晶體管的優(yōu)點.(互補對稱金屬氧化半導體)卓越性能的運放[18]。數(shù)字電路設計部分采用TPS70358電源轉(zhuǎn)換芯片。因此，壓差是一個非常重要的性能，因為更低的壓差意味著更高的效率。TPS703xx系列的主要特性如下：雙路獨立穩(wěn)壓輸出；可選擇的上電順序；第一路穩(wěn)壓輸出電流達1A，第二路穩(wěn)壓輸出電流可達2A；快速的瞬態(tài)反應；120ms的上電延遲；第一路穩(wěn)壓輸出的電源準備好（Power Good）指示；極低的靜態(tài)電流（典型值為185 A）；待機狀態(tài)的輸入電流僅1 A；低噪聲輸出，沒有旁路濾波電容時VRMS為78 V；快速輸出電容放電功能；兩路手動復位輸入； 2%精確度的過載和；過熱監(jiān)測；極低輸入電壓時鎖定輸出功能（UVLO）；過熱保護功能。當在某段發(fā)光二極管上施加一定的正向電壓時，該段筆劃即亮；不加電壓則暗。每位的段選線（a到dp）分別與一個8位鎖存器的輸出口相連，顯示器中的各位相互獨立，而且各位的顯示字符一經(jīng)確定，相應的所存的輸出將維持不變。要使各個位的7 段LED 顯示不同的字符，就必須采用動態(tài)掃描方法來輪流點亮每一位7 段LED，即在每一瞬間只選通一位7 段LED 進行顯示單獨的字符。4 軟件實現(xiàn) 本章節(jié)介紹了在軟件設計中所使用的編程語言和開發(fā)軟件，給出了部分模塊的程序代碼。 (2)Verilog HDL Verilog HDL 是在 C 語言的基礎上發(fā)展起來的，語法和 C 語言極為相似。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。這種方式突破了門級設計的瓶頸，極大的減少了電路設計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。Foundation Series ISE具有界面友好、操作簡單的特點，再加上Xilinx的FPGA和CPLD芯片占有很大的市場，使其成為非常通用的