【正文】 END IF。139。 FullSpkS = 39。GenSpkS : PROCESS(PreCLK, Tone)VARIABLE Count11 : STD_LOGIC_VECTOR (10 DOWNTO 0)。139。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0)。When others = null。When 10100=tone=11101000110。When 10010=tone=11100010110。When 10000=tone=11011101010。When 01110=tone=11010110101。When 01100=tone=11001010110。When 01010=tone=11000000110。When 01000=tone=10110000010。When 00110=tone=10100001010。When 00100=tone=10000110101。When 00010=tone=01110010000。Architecture one of tonetaba isBegin Search : process(index) Begin Case index isWhen 00000=tone=11111111111。END。Coun:=Coun+1。 S(0)=sel。END。END SYN。 lpm_outdata : STRING。ENTITY songer IS PORT (address : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。經(jīng)實(shí)際電路測(cè)試驗(yàn)證，達(dá)到了設(shè)計(jì)的要求。此時(shí)從數(shù)控分頻器中出來(lái)的輸出信號(hào)是脈寬極窄的脈沖式信號(hào)，為了有利于驅(qū)動(dòng)揚(yáng)聲器，需另加一個(gè)D觸發(fā)器以均衡其占空比，這時(shí)的頻率就變?yōu)樵瓉?lái)的1/2，剛好就是相應(yīng)音符的頻率。 發(fā)聲頻率產(chǎn)生模塊SPEAKERA1）音符的頻率由數(shù)控分頻模塊獲得，這是一個(gè)數(shù)控分頻電路。2）音符數(shù)據(jù)地址發(fā)生器模塊NOTETABS生成元件符號(hào)（）：端口說明：CLK 4HZ端口：作為節(jié)拍脈沖信號(hào)輸入端口；RST端口：作為從頭開始播放歌曲脈沖信號(hào)輸入端口；SEL端口：作為播放第二首歌脈沖信號(hào)輸入端口； NOTETABS生成元件符號(hào)TONEINDE[4..0]端口：作為音符數(shù)據(jù)地址的輸出端口；3） 對(duì)應(yīng)的程序見附錄B。2）定制好的ROM文件VHDL程序見附錄A。+PLUSⅡ下定制的LPM_ROM1）具體步驟如下：(1)END。248:10。240:9。232:12。224:10。216:8。208:8。200:8。192:8。184:10。176:9。168:12。160:9。152:10。144:9。136:12。128:5。120:6。112:3。104:9。95:6。87:9。79:5。71:9。63:5。55:8。47:9。39:6。31:0。23:12。15:5。07:6。DATA_RADIX=DEC。要想讓系統(tǒng)知道現(xiàn)在應(yīng)該播放哪個(gè)音符，而這個(gè)音符持續(xù)的時(shí)間應(yīng)該是多少，就必須編寫樂曲文件，在樂曲文件中音符是按地址存放的，當(dāng)系統(tǒng)工作時(shí)就按4Hz的頻率依次讀取簡(jiǎn)譜，當(dāng)系統(tǒng)讀到某個(gè)音符的簡(jiǎn)譜時(shí)就對(duì)應(yīng)發(fā)這個(gè)音符的音調(diào)，而如果在曲譜文件中這個(gè)音符為三拍音長(zhǎng)，那又該如何控制呢？其實(shí)只要將該音符連續(xù)書寫三遍，這時(shí)系統(tǒng)讀樂曲文件的時(shí)候就會(huì)連續(xù)讀到三次，這時(shí)我們聽上去就會(huì)持續(xù)了三拍的時(shí)間，通過這樣一個(gè)簡(jiǎn)單的操作就可以控制音樂的音長(zhǎng)了。由于音階頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，因此必須將計(jì)算得到的分頻數(shù)四舍五入取整。 簡(jiǎn)譜中的音名與頻率的關(guān)系表音符名頻 率(Hz)音符名頻 率(Hz)音符名頻 率(Hz)音符名頻 率(Hz)休止符375000低音5中音6高音4低音1低音6中音7高音5低音2低音7高音1高音6低音3中音4高音2高音7低音4中音5高音3為了便于理解，首先介紹一下硬件電路的發(fā)聲原理。這樣靈活多變的輸入方式,給設(shè)計(jì)使用者帶來(lái)了極大的方便。在FPGA綜合時(shí),還可以使用EDA軟件商提供的各種庫(kù)和程序包。平坦式設(shè)計(jì)是整個(gè)電路只含有一個(gè)模塊,電路的設(shè)計(jì)是平鋪直敘的,沒有結(jié)構(gòu)和功能上的劃分,因此不是層次電路的設(shè)計(jì)方式。當(dāng)設(shè)計(jì)、仿真通過后,指定具體的器件綜合、適配即可。 開發(fā)語(yǔ)言VHDLVHDL是非常高速集成電路硬件描述語(yǔ)言,是可以描述硬件電路的功能、信號(hào)連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言．它能比電路原理圖更有效地表示硬件電路的特性。相比之下,FPGA應(yīng)用的學(xué)習(xí)卻不需要太多的預(yù)備知識(shí),只要稍具一點(diǎn)數(shù)字電路和計(jì)算機(jī)軟件設(shè)計(jì)的基礎(chǔ)知識(shí),就能在短期內(nèi)掌握基本的設(shè)計(jì)方法和開發(fā)技巧。FPGA的時(shí)鐘延遲可達(dá)納秒級(jí),結(jié)合其并行工作方式,在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域,MCU的缺憾為FPGA的應(yīng)用留下了很大的用武之地。這些技術(shù)使得各種電子產(chǎn)品迅速的進(jìn)入了我們的生活，我們處在一個(gè)被電子產(chǎn)品深度包圍的時(shí)代，在一個(gè)普通老百姓的家里，衣食住行，每一個(gè)產(chǎn)品的誕生都離不開EDA技術(shù)，從彩色電視機(jī)，到智能冰箱，到全自動(dòng)洗衣機(jī)，電飯煲，到微波爐，電磁爐，電子琴，再到個(gè)人隨身用的手機(jī)，MP3音樂播放器都需要EDA技術(shù)提供支持。順應(yīng)電子技術(shù)的發(fā)展趨勢(shì)，可編程邏輯器件和EDA 技術(shù)使設(shè)計(jì)方法發(fā)生了質(zhì)的變化。因?yàn)樗s了價(jià)格昂貴,操作不便的專用編程器,只需要一個(gè)十分簡(jiǎn)單的下載編程電路和一條PC機(jī)的打印機(jī)通訊線就行了。由于是并行工作,它的任一輸入腳都可用作類似于MCU的中斷監(jiān)測(cè)引腳,且反應(yīng)速度僅為納妙級(jí)。⑤易學(xué)易用,開發(fā)便捷。由于相應(yīng)的EDA軟件功能完善而強(qiáng)大,仿真能力便捷而實(shí)時(shí),開發(fā)過程形象而直觀,兼之硬件因素涉及甚少,因此可以在很短時(shí)間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計(jì),這是產(chǎn)品快速進(jìn)入市場(chǎng)的最寶貴的特征。②器件無(wú)關(guān)性：VHDL語(yǔ)言允許設(shè)計(jì)者在生成一個(gè)設(shè)計(jì)時(shí)不需要首先選擇一個(gè)具體的器件。自底向上的設(shè)計(jì)方法是先從底層模塊設(shè)計(jì)開始,逐漸由各個(gè)模塊形成功能復(fù)雜的電路。特別是std_logic數(shù)據(jù)類型的使用,使得VHDL語(yǔ)言能最真實(shí)模擬電路中的復(fù)雜信號(hào)。而與VHDL語(yǔ)言描述結(jié)果相對(duì)應(yīng)的是硬件電路,它遵循硬件電路的特點(diǎn),語(yǔ)句的執(zhí)行沒有先后順序,是并發(fā)的執(zhí)行的；而且語(yǔ)句的執(zhí)行不象普通軟件那樣每條指令占用一定的時(shí)間,只是遵循硬件電路自身的延遲時(shí)間。生成下載文件，在ZYE1502D實(shí)驗(yàn)開發(fā)板上利用Altera公司的FLXE10K—EPF10K10LC84—4芯片進(jìn)行功能驗(yàn)。由此可見，樂曲中每個(gè)音符的發(fā)音頻率及其持續(xù)的時(shí)間是樂曲能夠連續(xù)播放的兩個(gè)關(guān)鍵因素。樂曲都是由一連串的音符組成，因此按照樂曲的樂譜依次輸出這些音符所對(duì)應(yīng)的頻率，就可以在揚(yáng)聲器上連續(xù)地發(fā)出各個(gè)音符的音調(diào)。WIDTH=5。04:5。12:6。20:13。28:9。36:7。44:8。52:6。60:5。68:7。76:5。84:5。92:6。100:12101:12。109:8。117:8。125:5。133:10。141:11。149:8。157:9。165:10。173:11。181:8。189:8。197:9。205:11。213:11。221:9。229:10。237:11。245:8。253:8。文件中的關(guān)鍵詞WIDTH設(shè)置ROM的數(shù)據(jù)寬度；DEPTH設(shè)置ROM數(shù)據(jù)的深度，文件中設(shè)置的5即為5位數(shù)據(jù)的數(shù)量，256等效于8位地址線寬度；ADDRESSRADIX=DEC和DATARADIX=DEC表示設(shè)置地址和數(shù)據(jù)的表達(dá)式格式都是十進(jìn)制；地址/數(shù)據(jù)表以CONTENT BEGIN開始，以END結(jié)束；其中的地址/數(shù)據(jù)表達(dá)方式是冒號(hào)左邊寫ROM地址值，冒號(hào)右邊寫對(duì)應(yīng)此地址放置的十進(jìn)制數(shù)據(jù)，如45：8，表示45為地址，8為該地址中的數(shù)據(jù)。通過“ browse” 鈕，找到ROM中的加載文件路徑和文件名：c:\music \ 。例如，地址發(fā)生器在以下的VHDL邏輯描述中，“梁?！睒非牡谝粋€(gè)音符為“3”，此音在邏輯中停留了4個(gè)時(shí)鐘節(jié)拍，即1秒時(shí)間。輸向附錄四的程序中index[4..0]的值又由地址發(fā)生器模塊的輸出toneindex[4..0]的輸出值和持續(xù)時(shí)間決定。計(jì)數(shù)初值（Tone）=2047分