計(jì)算機(jī)原理簡(jiǎn)明教程習(xí)題答案-免費(fèi)閱讀
【正文】 優(yōu)點(diǎn)：經(jīng)濟(jì)性，采用高性能的普通日用品IA芯片，公開系統(tǒng)的主板，免費(fèi)的公開源碼操作系統(tǒng)與并行編程接口。1033答：見書P220~2211034答：見書P222最后一段第十一章習(xí)題答案111答：見書P225（）112答：一個(gè)控制單元提供信號(hào)控制多個(gè)處理單元，每個(gè)處理單元內(nèi)有自己的局部存儲(chǔ)器。否則會(huì)造成數(shù)據(jù)丟失。如果放在地址總線上，CPU將收不到這個(gè)識(shí)別代碼。連線最少的是鏈?zhǔn)讲樵兎绞健?09答：（見書P200 系統(tǒng)總線種類）1010答：（見書P201~202）同步通信和異步通信兩種。第十章習(xí)題答案101答：（見書P194~P195 ）102答：（見書P195 條形碼）103答：（見書P195 （ ） 共三類）CRT 價(jià)格便宜，但耗電量大，體積大LCD 優(yōu)點(diǎn)工作電壓低，功耗小，體輕薄，應(yīng)用領(lǐng)域廣泛。003A(2) 15 ～ 12 11 ～ 8 2 ～ 01 1 1 1 0 0 0 10 0 1單操作數(shù)、單字長(zhǎng)。912答：機(jī)器指令包括操作碼和地址碼兩個(gè)基本要素，微指令包括微指令控制字短信息和順序控制字段兩個(gè)基本要素。94答：見書P161（倒數(shù)第二行開始）~P162。92答：它產(chǎn)生全機(jī)的時(shí)間信號(hào)。變址寄存器內(nèi)容與形式地址得到內(nèi)存地址是變址尋址方式。第八章習(xí)題答案81答：計(jì)算機(jī)硬件能夠識(shí)別并直接執(zhí)行的操作命令。IDE用于PC機(jī)，SCSI用于服務(wù)器、工作站等高端產(chǎn)品。622 (圖略)623 答：電流在某個(gè)方向持續(xù)的位數(shù)稱為“游程”。 1MB/4=256K=1018(1) Cache塊長(zhǎng)為2字，則主存地址格式為17 ～ 9 8 ～ 1 0區(qū)號(hào)塊號(hào)塊內(nèi)地址(2) Cache塊長(zhǎng)為8字，則主存地址格式為17 ～ 9 8 ～ 3 2 ～ 0區(qū)號(hào)塊號(hào)塊內(nèi)地址615答：(1)主存地址：21227=219 為19位。(3) 每次訪存隔兩個(gè)單元，連續(xù)數(shù)8次后發(fā)現(xiàn)，正好每次訪問(wèn)不同的存儲(chǔ)體，符合多體交叉形式，因此該種情況比單體存儲(chǔ)器的帶寬提高8倍。66答：共需16片芯片。該電路作為存儲(chǔ)器的優(yōu)點(diǎn)是工作速度高，缺點(diǎn)是集成度低，單位價(jià)格高。 答：(1) F=A+B+C (2) F=A+B (3) (4) F=B+D (5) F=AB+C (6) F=A+B+D (7) F=A (8) (9) (1) (2)F=AB+AC+BC (3)(4)(5)(6)F=1(7)F=D+AB+BC+AC 第三章習(xí)題答案(1)答： (2)答：(3)答：F己是最簡(jiǎn)式，化成與非式。 答：應(yīng)用層所有任務(wù)程序都要由系統(tǒng)層中的語(yǔ)言處理程序?qū)⑵滢D(zhuǎn)換成機(jī)器語(yǔ)言。 第四代：硬件，超大規(guī)模集成電路；軟件具有智能化特性。 答：先將編好的程序輸入存儲(chǔ)器，然后按順序逐條取出指令并執(zhí)行。 第二代：硬件，晶體管；軟件，高級(jí)語(yǔ)言。系統(tǒng)層包括操作系統(tǒng)和語(yǔ)言處理程序。第二章習(xí)題答案 答：A B CABC0 0 0000 0 1000 1 0000 1 1001 0 0001 0 1001 1 0001 1 111 (1)答： (2)答：(3)答：左=(4)答：左=：TTL與非門多余輸入端可以懸空或接“1”。53(圖略)54(圖略)55答:ROM采用固定的與門陣列作為完全地址譯碼器，而PLA的與門陣列可編程，部分產(chǎn)生地址譯碼，即ROM最小項(xiàng)需全部出現(xiàn)，PLA只按需要給出。長(zhǎng)時(shí)間不操作時(shí)，CS也要漏電，導(dǎo)致CS上無(wú)電荷，即原“1”狀態(tài)會(huì)自動(dòng)變?yōu)椤?”狀態(tài)，所以要定時(shí)對(duì)所有單元進(jìn)行刷新操作。 (4) 2G4 地址線31條，數(shù)據(jù)線4條。通過(guò)增加硬件措施的有：高速緩沖存儲(chǔ)器。 1GB/4KB=230/212=218，主存頁(yè)表有218個(gè)表行。625 答：平均旋轉(zhuǎn)等待時(shí)間 讀512字節(jié)傳輸時(shí)間=≈4ms讀512字節(jié)平均磁盤訪問(wèn)時(shí)間=平均尋道時(shí)間+平均旋轉(zhuǎn)時(shí)間+傳輸時(shí)間+控制器延遲=20++4+2=626 答：由于硬盤高速旋轉(zhuǎn)時(shí)磁頭與盤片磨擦，所以磁頭要懸浮在盤片表面。718答：可分為暫存器型運(yùn)算器和多路選擇器型運(yùn)算器。83答：三地址指令指令長(zhǎng)度較長(zhǎng)，但原有操作數(shù)內(nèi)容不被破壞；二地十指令長(zhǎng)度適中，便于存儲(chǔ)，但目的操作數(shù)原有內(nèi)容被破壞；一地址指令長(zhǎng)度短，省內(nèi)存，但完成雙操作數(shù)指令內(nèi)容時(shí)所花指令條數(shù)增加，同時(shí)CPU要增加一個(gè)累加器。第九章習(xí)題答案91答：它是產(chǎn)生全機(jī)控制信號(hào)的部件。PLA控制器優(yōu)點(diǎn)速度快，缺點(diǎn)與組合邏輯相似，但可靠性大大提高。910答：兩種。914答：見書P171同步控制方式適用于系統(tǒng)中各設(shè)備工作速度基本相等的場(chǎng)合。：雙內(nèi)核CPU是將兩個(gè)物理COU處理器核心整合到一個(gè)內(nèi)核中。 因此，每個(gè)像素點(diǎn)需要2個(gè)字節(jié)表示。異步通信適合不同速度設(shè)備之間的數(shù)據(jù)傳送，另外長(zhǎng)距離傳輸只能用異步方式。單獨(dú)編碼法中，靠輸入輸出指令（如IN、OUT指令）和訪存指令（如Mov；Load、Store等）來(lái)區(qū)別是訪問(wèn)外用設(shè)備和內(nèi)存。而1025(2)是大于這個(gè)時(shí)間。第一：DMA不適合慢速設(shè)備，而中斷適合；第二，中斷具有處理意外的功能，如電源、硬件故障等，而DMA無(wú)此功能；第三，中斷可提供軟服務(wù)，而DMA沒(méi)有，即中斷有一定管理功能，而DMA無(wú)此功能。COW是工作站集群計(jì)算機(jī)系統(tǒng)，是一種價(jià)格便宜的多計(jì)算機(jī)系統(tǒng)，主要由PC或工作站組成。 分布式多計(jì)算機(jī)通常指多計(jì)算機(jī)系統(tǒng)，每個(gè)CPU都帶有自己獨(dú)立的內(nèi)存，相互之間互相訪問(wèn)必須用send和receive通信語(yǔ)句進(jìn)行，不能用LOAD或STORE指令直接訪問(wèn)其他內(nèi)存。Cray1用于向量處理。DMA每傳一個(gè)字或字節(jié)不需要執(zhí)行服務(wù)程序，而中斷方式則需要。1024答：屏 蔽 碼0級(jí) 1級(jí) 2級(jí) 3級(jí) 4級(jí)0級(jí)中斷 1 1 0 0 01級(jí)中斷 0 1 0 0 02級(jí)中斷 1 1 1 1 13級(jí)中斷 1 1 0 1 04級(jí)中斷 1 1 0 1 11025答：（1）10030/50106=3/510=103100%=% (2) 50KB=508Kb/16Kb=25K次/秒 251024100/50106≈5104106100%≈5% (3)2M8/
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1