【正文】 BEGIN q = sub_wire0(7 DOWNTO 0)。 width_byteena_a : NATURAL )。 outdata_aclr_b : STRING。 clock_enable_input_a : STRING。 wraddress : IN STD_LOGIC_VECTOR (4 DOWNTO 0)。一個人的成長絕不是一件孤立的事，沒有別人的支持與幫助絕不可能辦到。畢業(yè)論文的每一個過程都凝結(jié)著嚴(yán)老師的心血，從選題到答辯的每一步，都離不開嚴(yán)老師悉心的指導(dǎo)。在需要提高原有設(shè)計系統(tǒng)的運(yùn)行速度時，除了需要修改有關(guān)靠軟件定時的指令，其它幾乎不用做任何修改，就可直接替換8051系列使用。自動診斷，當(dāng)系統(tǒng)恢復(fù)程序發(fā)現(xiàn)運(yùn)行中的交換機(jī)有故障部件時，用備用部件代替該部件，并調(diào)用故障診斷程序?qū)ζ溥M(jìn)行診斷[ 18 ]。（1）呼叫處理程序呼叫處理程序負(fù)責(zé)整個交換機(jī)所有呼叫的建立與釋放，以及交換機(jī)各種新服務(wù)性能的建立與釋放。網(wǎng)絡(luò)驅(qū)動器：在CPU控制下，執(zhí)行交換網(wǎng)絡(luò)中通路的建立和釋放。外存儲器存儲常用運(yùn)行程序，機(jī)器運(yùn)行時調(diào)入內(nèi)存儲器。網(wǎng)絡(luò)驅(qū)動器在中央處理系統(tǒng)的控制下，驅(qū)動交換網(wǎng)絡(luò)建立或釋放通路。用戶電路一方面實現(xiàn)話音模擬信號和數(shù)字信號的變換，另一方面把用戶線上的其它信號，如鈴流等，和交換網(wǎng)絡(luò)隔離開來，以保護(hù)交換網(wǎng)絡(luò)。 數(shù)據(jù)通信系統(tǒng)的基本結(jié)構(gòu) 程控交換系統(tǒng)由硬件和軟件兩大部分組成。如果傳輸信道是通過交換網(wǎng)提供的，則通信開始前必須有一個呼叫和建立連接的過程，并在通信結(jié)束時及時拆除連接。 在通電復(fù)位后，正常工作時，兩個 CPU 分別給 WDOG_A 和 WDOG_B 提供看門狗脈沖，RST持續(xù)保持低電平；一旦某一 CPU 出現(xiàn)故障而不能提供看門狗脈沖時，對應(yīng) DS1232 的 RST 端會輸出高電平，迫使兩個 CPU 都復(fù)位重啟。因此，存儲單元的空間分布及訪問安全也是必須注意的問題。從表分析可以得到對于存儲空間的訪問需要注意如下幾點(diǎn)：（1）兩個 CPU 對同一地址進(jìn)行寫訪問或則一讀一寫訪問，應(yīng)注意訪問仲裁邏輯。但是如果反復(fù)的讀取令牌標(biāo)志或者寫入“1”到同一令牌標(biāo)志位，同樣會導(dǎo)致出現(xiàn)仲裁錯誤。在復(fù)位電路設(shè)計中，可以把兩個 CPU 的復(fù)位(RESET)端都連接與看門狗的 RST 端。本文以 IDT7132 芯片為例進(jìn)行雙口 RAM 并行通行的設(shè)計。 （）：外部中斷0 。 (): 外部中斷 3 。VSSI地：地電位VCCI電源：電源工作電壓?I/O端口0：端口0是一個雙向I/O口，在訪問外部存儲器時，端口0可用作低位地址/數(shù)據(jù)總線。如果管腳為高電平且程序計數(shù)器指向片內(nèi)ROM空間，ROM的地址和數(shù)據(jù)就不會出現(xiàn)在總線上。若程序跑飛，看門狗定時器溢出，則看門狗定時器自動設(shè)定中斷標(biāo)志，在512個時鐘周期后，產(chǎn)生硬件復(fù)位，并保留2個機(jī)器周期后，程序恢復(fù)到地址0000H處開始執(zhí)行。然而，這兩個串口除 了具有同原有80C52的串口相同的功能外，又增加了兩個增強(qiáng)型的特點(diǎn)，即多機(jī)通 訊自動地址識別和幀錯誤檢測功能，但是需要注意的是，這兩個串口也有一點(diǎn)細(xì)微的差別，那就是串口0（原有保留串口）可以用定時器0和定時器1作為波特率發(fā)生器，而串口1只能使用定時器1作為波特率發(fā)生器。W77E58的增加的新功能都是用 普通80C52所保留的特殊功能寄存器實現(xiàn)的，不與普通80C52的資源產(chǎn)生任何沖突，因此，W77E58可以直接用在已設(shè)計好的80C52系統(tǒng)中使用，而為原有系統(tǒng)編寫的程序幾乎不做任何改動，系統(tǒng)就可正常工作，需要注意的只是由于新的高速內(nèi)核所造成的指令執(zhí)行時間的改變及訪問外部存儲器的讀寫速度的限制。CPU的工作原理就像一個工廠對產(chǎn)品的加工過程:進(jìn)入工廠的原料（程序指令），經(jīng)過物資分配部門（控制單元）的調(diào)度分配，被送往生產(chǎn)線（邏輯運(yùn)算單元），生產(chǎn)出成品（處理后的數(shù)據(jù)）后，再存儲在倉庫（存儲單元）中，最后等著拿到市場上去賣（交由應(yīng)用程序使用）。W77E58是一個快速8051 兼容微控制器；它的內(nèi)核經(jīng)過重新設(shè)計，提高了時鐘速度和存儲器訪問周期速度。雙核心并不是一個新概念，而只是CMP(Chip Multi Processors ，單芯片多處理器) 中最基本、最簡單、最容易實現(xiàn)的一種類型。如雙口 RAM 芯片 IDT7132 是 32K 8 位，這意味著芯片中32K個地址單元，而每個地址單元存放的是 8 位二進(jìn)制數(shù)，故兩側(cè)各有8 個I/O 端口。 地址譯碼器是一種 N 中取一譯碼器，它將輸入的地址代碼譯成某一條字線的輸出信號，使連接在這條字線上的存儲單元與讀/寫控制電路接通，然后對這些單元進(jìn)行讀或?qū)?。因為可以方便地?RAM 進(jìn)行讀/寫操作，所以使用起來非常靈活。 ms過程中，F(xiàn)PGA順序通過0～7路模擬開關(guān)，在每次選通時須判斷是否為第7路模擬量，若是則FPGA不再響應(yīng)A／D反饋信號。用FPGA來實現(xiàn)數(shù)字信號處理能很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的數(shù)字信號處理系統(tǒng)易于修改、測試及系統(tǒng)升級，降低設(shè)計成本，縮短開發(fā)周期。 end if。) then if(cs = 39。 output enable high for write low for read data_i: in std_logic_vector(width 1 downto 0)。entity ram is generic(width: integer := 16。本設(shè)計采用自頂而下的設(shè)計思想。IDT7132是16 kb8高速雙口靜態(tài)RAM，存取速度小于20 ns。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。為了提高FPGA性能，芯片生產(chǎn)商在芯片內(nèi)部集成了一些專用的硬核。 　　在實際中設(shè)計者不需要直接選擇布線資源，布局布線器可自動地根據(jù)輸入邏輯網(wǎng)表的拓?fù)浣Y(jié)構(gòu)和約束條件選擇布線資源來連通各個模塊單元。CAM存儲器在其內(nèi)部的每個存儲單元中都有一個比較邏輯，寫入 CAM中的數(shù)據(jù)會和內(nèi)部的每一個數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有數(shù)據(jù)的地址，因而在路由的地址交換器中有廣泛的應(yīng)用。每個CLB模塊不僅可以用于實現(xiàn)組合邏輯、時序邏輯，還可以配置為分布式RAM和分布式ROM。 外部輸入信號可以通過IOB模塊的存儲單元輸入到FPGA的內(nèi)部，也可以直接輸入FPGA 內(nèi)部?，F(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表（161RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊[ 2 ]?，F(xiàn)場可編程邏輯門陣列FPGA是一種通用型用戶可編程器件，一塊FPGA芯片包含豐富的邏輯門、寄存器及I\O口資源，F(xiàn)PGA結(jié)構(gòu)靈活、集成度高、通用性強(qiáng)，通過FPGA構(gòu)造專用的雙口RAM具有前瞻性。這是雙口 RAM 芯片的另一個主要應(yīng)用特色。dualCPU。number前三種通信方式存在的共同特點(diǎn)是傳輸速度慢，在大數(shù)據(jù)量的情況下可能造成數(shù)據(jù)處理時間延長，實時性差，甚至出現(xiàn)數(shù)據(jù)擁塞現(xiàn)象。畢業(yè)設(shè)計 題 目 名 稱基于FPGA的雙口RAM在雙CPU通信中的應(yīng)用及設(shè)計摘要本文從現(xiàn)代通信系統(tǒng)的要求出發(fā)，詳細(xì)研究了利用雙口RAM來實現(xiàn)雙 CPU之間高速的并行數(shù)據(jù)通信，指出了設(shè)計中需要解決的幾個關(guān)鍵問題并給出了相應(yīng)的解決方法。因此采用雙口RAM的方式在系統(tǒng)間數(shù)據(jù)交換是一種簡便有效的方法。of對“基于FPGA的雙口RAM”背景下雙CPU通信產(chǎn)業(yè)中所面臨挑戰(zhàn)的研究。其發(fā)展的一些新動向，歸納起來有以下幾點(diǎn)：更高性能，芯片朝著高密度、低壓、低功耗的方向挺進(jìn)。 系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實現(xiàn)的功能，F(xiàn)PGA允許無限次的編程[ 3 ]。當(dāng)外部輸入信號經(jīng)過IOB模塊的存儲單元輸入到FPGA內(nèi)部時，其保持時間（Hold Time）的要求可以降低，通常默認(rèn)為0。 　　Slice是Xilinx公司定義的基本邏輯單位，一個Slice由兩個4輸入的函數(shù)、進(jìn)位邏輯、算術(shù)邏輯、存儲邏輯和函數(shù)復(fù)用器組成。除了塊RAM，還可以將 FPGA中的LUT靈活地配置成RAM、ROM和FIFO等結(jié)構(gòu)。從本質(zhì)上講，布線資源的使用方法和設(shè)計的結(jié)果有密切、直接的關(guān)系。例如：為了提高FPGA的乘法速度，主流的FPGA 中都集成了專用乘法器；為了適用通信總線與接口標(biāo)準(zhǔn)，很多高端的FPGA內(nèi)部都集成了串并收發(fā)器（SERDES），可以達(dá)到數(shù)十Gbps的收發(fā)速度。 可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。因此，F(xiàn)PGA的使用非常靈活。該器件具有真正的雙端口，可以同時進(jìn)行數(shù)據(jù)存取，兩個端口具有獨(dú)立的控制信號線、地址線和數(shù)據(jù)線，另外通過主／從選擇可以方便地擴(kuò)存儲容量和數(shù)據(jù)寬度。選用Xilinx公司的Spartan6 FPGA器件，基于低功耗45 nm、9金屬銅層、雙柵極氧化層工藝技術(shù)，提供高級功耗管理技術(shù)，150 000個邏輯單元，集成式PCI Express模塊，高級存儲器支持。 used to change the memory data39。 write data bus data_o: out std_logic_vector(width 1 downto 0) read data bus )。039。 end process。數(shù)據(jù)采集系統(tǒng)高速、實時發(fā)展趨勢，對數(shù)據(jù)的傳輸和控制速度提出較高要求。單片機(jī)用于與外部PC機(jī)通信，PC機(jī)查詢是否在雙端口RAM中有新數(shù)據(jù)，并經(jīng)接口電路讀人數(shù)據(jù)。靜態(tài)雙口RAM的每一位信息存儲在一個觸發(fā)器中，電源存在時，信息不會丟失。 當(dāng)一個地址碼經(jīng)地址譯碼器譯碼后選中存儲矩陣相應(yīng)的存儲單元時，就由讀/寫控制電路控制操作狀態(tài)，決定究竟是對存儲單元進(jìn)行讀出還是寫入操作。 仲裁控制器由多種仲裁方式組合而成，如令牌仲裁、硬件仲裁以及終端仲裁。 　　換言之雙核心處理器就是基于單個半導(dǎo)體的一個處理器上擁有兩個一樣功能的處理器核心。經(jīng)過這種改進(jìn)以后，在相同的時鐘頻率下，它的指令執(zhí)行速度比標(biāo)準(zhǔn)8051 要快許多。通常情況下，一條指令可以包含按明確順序執(zhí)行的許多操作，CPU的工作就是執(zhí)行這些指令，完成一條指令后，CPU的控制單元又將告訴指令讀取器從內(nèi)存中讀取下一條指令來執(zhí)行。W77E58的封裝 也完全兼容于80C52，它所增加的與硬件有關(guān)的功能都是復(fù)用80C52的P1口，并且 W77E58 的44pin PLCC/QFP封裝比普通的80C51多一組4位的I/O口。 (1) 自動幀錯誤檢測 自動幀錯誤檢測指的是在數(shù)據(jù)傳輸?shù)倪^程中，如果由于噪音等隨機(jī)干擾造成接收方接收不到正確的停止位，W77E58能夠自動檢測出并設(shè)置標(biāo)志FE（FE_1），此標(biāo) ()，用戶可以訪問，并且必須軟件清除。 （Dual 16bit Data Pointers） W77E58提供有兩組數(shù)據(jù)數(shù)據(jù)指針DPTR和DPTR1，另外還增加了一條附加的指令DEC DPTR，在處理連續(xù)的一片內(nèi)存空間時，可大大提高代碼效率。O程序存儲使能：在執(zhí)行取指令（fetch）和MOVC的操作時，此管腳允許外部ROM數(shù)據(jù)出現(xiàn)在P0口的地址/數(shù)據(jù)總線上。端口0 是一個開漏極端口，在進(jìn)行編程時需要連接一個外部上拉電路。INT4(): 外部中斷 4 。 （）：外部中斷1 。兩側(cè) CPU 可以同時對雙口 RAM 芯片的所有存儲單元進(jìn)行讀寫操作，實現(xiàn)點(diǎn)對點(diǎn)并行通信。而在引導(dǎo)程序中，可以把兩個CPU 的不同的 bootloader 程序合并在一起組成一個 bootloader 程序，這樣可以在引導(dǎo)出現(xiàn)問題時跳轉(zhuǎn)到合并的 bootloader 程序，就完成了兩個 CPU 的引導(dǎo)。從上面的邏輯電路分析可知，兩個令牌申請鎖存器控制一個令牌標(biāo)志，無論哪邊的鎖存器先寫入“0”都使得這邊的令牌標(biāo)志為“0”，同時使得另一邊的令牌標(biāo)志為“1”。（2）對指令區(qū)和故障信息區(qū)進(jìn)行讀訪問后，應(yīng)對所讀地址信息清空，以免重復(fù)產(chǎn)生影響。 在具體設(shè)計中，可以根據(jù)設(shè)計要求選擇性能及 I/O 資源合適的 CPU 和雙端口 RAM。 實時處理交叉事務(wù)一般包括對鍵盤中斷、特殊控制指令、硬件故障的處理，往往需要很高的響應(yīng)速度，此時，僅利用對共享數(shù)據(jù)的查詢是不夠的，我們可以利用 CPU 的中斷處理模式實現(xiàn)快速響應(yīng)。如果傳輸信道是固定連接的專用線路，則無需這兩個過程。 ， 可分為話路系統(tǒng)和中央控制系統(tǒng)兩部分。用戶電路可用專用集成電路實現(xiàn)。話路設(shè)備接口，又稱信號接收分配器，統(tǒng)一協(xié)調(diào)信號的接收、傳送和分配。 輸入輸出系統(tǒng)包括鍵盤和打印機(jī)，可根據(jù)指令或定時打印出系統(tǒng)數(shù)據(jù)。話路設(shè)備接口：統(tǒng)一協(xié)調(diào)信號的接收，傳送和分配。呼叫處理程序主要有以下功能:交換狀態(tài)管理、交換資源管理、交換業(yè)務(wù)管理、交換負(fù)荷控制。參考