【正文】 作者簽名： 日期： 年 月 日導(dǎo)師簽名： 日期： 年 月 日50注 意 事 項(xiàng)（論文）的內(nèi)容包括：1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作）2）原創(chuàng)性聲明3）中文摘要（300 字左右） 、關(guān)鍵詞4）外文摘要、關(guān)鍵詞 5）目次頁（附件不統(tǒng)一編入）6）論文主體部分：引言（或緒論） 、正文、結(jié)論7）參考文獻(xiàn)8）致謝9）附錄（對(duì)論文支持必要時(shí)）：理工類設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于 1 萬字（不包括圖紙、程序清單等） ，文科類論文正文字?jǐn)?shù)不少于 萬字。作 者 簽 名：　　 　 　　 日　 期：　　 　 　　 指導(dǎo)教師簽名：　　 　 　　 日 　　期：　　 　 　　 使用授權(quán)說明本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的47印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。lowf1)beginif(highf1amp。amp。endelse if(o8amp。endelse if(o6amp。endelse if(o4amp。endelse if(o2amp。if(high==f1)high=439。b00000000)begin{o1,o2,o3,o4,o5,o6,o7,o8}=839。if((low7||low==439。b0000)amp。{d1,d2,d3,d4}==439。endif(d5)begin des[5]=1。amp。b00000)high=3。if(low2||low==439。 always(posedge clk)40begin//if(d1)begin des[1]=1。o7。在此，同時(shí)感謝在我工作學(xué)習(xí)中給予幫助的各位領(lǐng)導(dǎo)和老師，感謝在畢業(yè)設(shè)計(jì)中給我很多幫助的同學(xué)們。其功能強(qiáng)大，使用方便，只可惜時(shí)間有限，學(xué)的只是皮毛。并且 Verilog HDL 語言早在 1983 年就已經(jīng)推出，至今已經(jīng)有 20 多年的應(yīng)用歷史了，擁有著廣泛的設(shè)計(jì)群體，相應(yīng)的隨著不斷的使用也意味著其功能也越來越完善。仿真波形如下：34 管腳分配仿鎮(zhèn)真模擬正確后，就可以準(zhǔn)備下載至 PLD 芯片驚醒硬件驗(yàn)證。highf1f1low)up=1。amp。amp。amp。amp。endelse if(count!=0)begincount=count+1。end(2)關(guān)門時(shí)間控制 電梯開門 5s 后,電梯門自動(dòng)關(guān)閉，電梯繼續(xù)運(yùn)行。!d8)high=7。if((low6||low==439。amp。b000)low=4。if(high4amp。{d4,d5,d6,d7,d8}==539。b000000)high=2。并實(shí)現(xiàn)呼叫信號(hào)記憶。o2。28圖 314此部分的 Verilog HDL 的程序如下所示：module lift(clk,d1,d2,d3,d4,d5,d6,d7,d8,door,f1)。建立波形圖時(shí)，要將程序中所涉及到的各個(gè)結(jié)點(diǎn)都導(dǎo)入到波形圖中，才能使仿真正常進(jìn)行，點(diǎn)擊菜單欄中的“Node”中的“Eeter Nodes from CNF……”會(huì)出現(xiàn)圖 38 所示，點(diǎn)擊對(duì)話框中的 “List”，在左邊的框中會(huì)出現(xiàn)程序中所有涉及到的結(jié)點(diǎn)，然后點(diǎn)擊對(duì)話框中的“=”，將所有的結(jié)點(diǎn)都移右邊的框中，再點(diǎn)擊“OK” ，所有的結(jié)點(diǎn)就都移至波形仿真環(huán)境下了。如果有錯(cuò)誤產(chǎn)生，選中該錯(cuò)誤信息，然后按下Locate 按鈕可自動(dòng)定位錯(cuò)誤，也可雙擊該錯(cuò)誤信息來實(shí)現(xiàn)。然后選擇菜單“File”→“Project” →“Set Project to Current File”將該文本設(shè)為當(dāng)前項(xiàng)目，如圖 34。b0001) begin door=1。VerilogHDL 的程序如下： 緊急?？磕KModule jinji(clk,xf,fl,door,o1,o2,o3,o4,o5,o6,o7,o8)。用Verilog HDL 進(jìn)行設(shè)計(jì)還具有工藝無關(guān)性，這使得工程師在功能設(shè)計(jì)、邏輯驗(yàn)證階段可以不必過多考慮門級(jí)及工藝實(shí)現(xiàn)的具體細(xì)節(jié)，而只需根據(jù)系統(tǒng)設(shè)計(jì)的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。到 20 世紀(jì) 80 年代時(shí)，已出現(xiàn)了數(shù) 10 種硬件描述語言，他們對(duì)設(shè)計(jì)自動(dòng)化起了促進(jìn)和推動(dòng)的作用。但圖形設(shè)計(jì)方式要求設(shè)計(jì)工具提供必要的元件庫，以供調(diào)用。微電腦（或稱微處理機(jī)）在電梯控制系統(tǒng)中得到廣泛的應(yīng)用，從而代替了數(shù)量眾多的繼電器、接觸器控制系統(tǒng)。我們的目的是研究通用變頻器，所以主要研究交—直—交變頻器，以下簡稱變頻器。對(duì)異步電機(jī)進(jìn)行調(diào)速控制時(shí)，希望電動(dòng)機(jī)的主磁通保持額定不變。本文主要介紹 Verilog HDL控制系統(tǒng)的設(shè)計(jì)。能記憶電梯所有的內(nèi)外的請求信號(hào)，并按照電梯的運(yùn)行規(guī)則次序響應(yīng)，每個(gè)請求信號(hào)保留至執(zhí)行后消除。本書主要是根據(jù)普通居民住宅樓電梯的控制回路并按居民樓的特點(diǎn)來設(shè)計(jì)。通過合理的選擇和設(shè)計(jì)，提高了電梯的控制水平，并改善了電梯運(yùn)行的舒適感，使電梯達(dá)到了較為理想的控制效果。關(guān)鍵詞：電梯 硬件描述語言 編譯 仿真3畢業(yè)設(shè)計(jì)(論文) 外文摘要Title : CPLDbased elevator controller design With the highspeed development of economy, microelectric technique , technology of the puter and automatic control technology have been developed rapidly, exchange frequency conversion and adjust speed technology and already enter a brandnew era, its application is wider and wider. The lift is the vertical means of transportation of the modern skyscraper, its designing requirement stability , security and high. Living standard constant to raise with people, requisition for lift too corresponding to improve, the lift has got the fast development, the domestic lift of our country is mostly relay control method, the software designed this time is controlled some to realize by Verilog, the logic relation of studying , analysing the lift , and then realize control. Through rational choice and design , have improved the control level of the lift , has improved the fort that the lift operates, make the lift reach the paratively ideal control result.Keywords: lift Hardware Description Language Compiler Simulator4目 錄目 錄 ......................................................................................................................4第 1 章 緒 論 .......................................................................................................5 概述 ..........................................................................................................6第 2 章 硬 件 控 制 ............................................................................................7 變頻器的工作原理 .........................................