計(jì)算機(jī)組成原理課程設(shè)計(jì)-基于eda和fpga技術(shù)的8位模型計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn)-免費(fèi)閱讀
【正文】 由于對(duì)計(jì)算機(jī)的總體結(jié)構(gòu)僅限于在書本上的知識(shí)，并沒有那么的熟悉，在之前也沒有重點(diǎn)去研究書本上的知識(shí)，所以一開始很是茫然。在三門專業(yè)基礎(chǔ)課程的基礎(chǔ)上，進(jìn)一步了解了計(jì)算機(jī)工作的步驟：取得指令地址 讀取指令 翻譯指令 執(zhí)行指令。 ② 利用 QuartusⅡ的 InSystem Memory Content Editor，將載于 FPGA 中 CPU 內(nèi)RAM/ROM 的數(shù)據(jù)讀出。方法可以按如下步驟完成： ① 在 QuartusⅡ環(huán)境下，打開工程文件 CPU5A，修改 中 LPM_RAM_DQ的參數(shù)，將初始化文件 LPM_FILE 設(shè)置為“ ./”；打開 （在示例中已有此文件），根據(jù)實(shí)驗(yàn)程序，在 中輸入全 部機(jī)器指令代碼（示例中已經(jīng)輸入）。 1）手動(dòng)輸入實(shí)驗(yàn)程序 實(shí)驗(yàn)程序用來檢查模型機(jī)的指令執(zhí)行情況，包含了指令系統(tǒng)全部 5 條指令，用機(jī)器指令代碼編程，參考實(shí)驗(yàn)程序如表 八 ： 表 八 機(jī)器指令試驗(yàn)程序 存儲(chǔ)器地址 內(nèi)容 助記符 說明 00H 00H IN “ INPUT”→ R0，鍵盤輸入數(shù)據(jù) 01H 10H ADD[0AH] [R0]+[0AH]→ R0 02H 0AH 03H 20H STA[0BH] [R0]→ [0BH] 04H 0BH 05H 30H OUT[OBH] [0BH]“ OUTPUT”，顯示輸出數(shù)據(jù) 06H 0BH [09H]→ PC，以 [08H]內(nèi)容為轉(zhuǎn)移地址 07H 40H JMP[08H] 08H 00H 09H 00H 0AH 34H DB 34H 被加數(shù) 0BH XXH 求和結(jié)果 輸入程序的方法如下 : ① 通過按鍵 4,3,置 SWB,SWA 為 01,并按復(fù)位按鍵 在控制臺(tái)寫存儲(chǔ)器狀態(tài)，執(zhí)行 KWE 微程序 ； ② 通過按鍵 2,1 輸入實(shí)驗(yàn)程序代碼數(shù)據(jù) ,按鍵數(shù)據(jù)顯示在數(shù)碼管 2,1 上。 12 圖 8 位 CPU 的頂層電路圖 13 第四章 程序測(cè)試和指令調(diào)試 波形仿真 電路的設(shè)計(jì)與仿真在 Quartus Ⅱ 的環(huán)境下完成的，硬件測(cè)試平臺(tái)為杭州康芯電子有限公司“ SOPC/EDA 組成原理實(shí)驗(yàn)開發(fā)系統(tǒng)”上完成的。 END behav。139。 ELSE F9=A9 。 WHEN 1110 = IF M=39。 THEN F9=A9 + A9 + CN 。 END IF。039。 ELSE F9=A9 AND (NOT B9)。 WHEN 0110 = IF M=39。 THEN F9=A9+(A9 AND NOT B9)+ CN 。 END IF。039。 amp。 SIGNAL B9 : STD_LOGIC_VECTOR(8 DOWNTO 0)。 F : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。本次設(shè)計(jì)中的運(yùn)算器功能部件可以對(duì) 8 為數(shù)據(jù)進(jìn)行算術(shù) /邏輯運(yùn)算，采用 硬件描述語言 VHDL 設(shè)計(jì) 。 ⑥ A 字段 , 經(jīng)譯碼產(chǎn)生各部件從總線輸入選通信號(hào) ,參考表 五 ； 表五 微指令譯碼字段說明 A 字段 B 字段 C 字段 15 14 13 選擇 12 11 10 選擇 9 8 7 選擇 0 0 0 0 0 0 0 0 0 0 0 1 LDRi 0 0 1 RS_B 0 0 1 P(1) 0 1 0 LDR1 0 1 0 RD_B 0 1 0 P(2) 0 1 1 LDR2 0 1 1 RJ_B 0 1 1 P(3) 1 0 0 LDIR 1 0 0 SFT_B 1 0 0 P(4) 1 0 1 LOAD 1 0 1 ALU_B 1 0 1 LDAR 6 1 1 0 LDAR 1 1 0 PC_B 1 1 0 LDPC ⑦ B 字段 , 經(jīng)譯碼產(chǎn)生各部件到總線輸出選通信號(hào) ,參考表 五 ； ⑧ C 字段 , 經(jīng)譯碼產(chǎn)生測(cè)試轉(zhuǎn)移 P1～ P4,裝入程序計(jì)數(shù)器 LDPC,參考表 五 ； ⑨ μ A5～μ A0,微程序地址信號(hào) 微代碼具體設(shè)計(jì) 綜上所述，實(shí)現(xiàn)模型機(jī)指令的解釋與執(zhí)行的微程序代碼 。 存放可編程程序和數(shù)據(jù)的 存儲(chǔ)器 RAM 也在芯片上實(shí)現(xiàn)（像單片機(jī)一樣）。 表 二 單字節(jié)指令格式 7 6 5 4 3 2 1 0 操作碼 源寄存器 目的寄存器 表三 雙字節(jié)指令格式 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 操作碼 操作數(shù)（內(nèi)存地址碼） 源和目的寄存器可以是三個(gè)工作寄存器之一，寄存器標(biāo)號(hào) R0 為 00,R1 為 01,R2 為 10。 實(shí)驗(yàn)?zāi)康? （ 1） 深入理解基本模型計(jì)算機(jī)的功能和組成知識(shí)； （ 2） 深入學(xué)習(xí)計(jì)算 機(jī)各類典型指令的執(zhí)行流程； （ 3） 學(xué)習(xí)微程序控制器的設(shè)計(jì)過程和相關(guān)技術(shù)，掌握 LPM_ROM 的配置方法； （ 4） 掌握微程序的設(shè)計(jì)方法，學(xué)會(huì)編寫二進(jìn)制微指令代碼表； （ 5） 在掌握部件單元電路實(shí)驗(yàn)的基礎(chǔ)上，進(jìn)一步將單元電路組成系統(tǒng)，構(gòu)造一臺(tái)基本模型計(jì)算機(jī)； （ 6）通過這次的課程設(shè)計(jì) 讓學(xué)生通過動(dòng)腦和動(dòng)手解決計(jì)算機(jī)設(shè)計(jì)中的實(shí)際問題?，F(xiàn)在，不僅軟件可編程，硬件電路也可以編程所以，在這個(gè)時(shí)候，我們更要注重一臺(tái)電子計(jì)算機(jī)的整體模 型，而不是一味的強(qiáng)調(diào)怎樣去追求這個(gè)時(shí)代的計(jì)算機(jī)發(fā)展速度。這已經(jīng)成為我們?yōu)楦掠?jì)算機(jī)硬件的必備知識(shí)。綜合運(yùn)用所學(xué)計(jì)算機(jī)組成原理知識(shí)，在掌握部件單元電路實(shí)驗(yàn)的基礎(chǔ)上，進(jìn)一步將其組成系統(tǒng)構(gòu)造一臺(tái)基本的模型計(jì)算機(jī)，掌握整機(jī)概念，并設(shè)計(jì)機(jī)器指令系統(tǒng)，編寫程序，在所設(shè)計(jì)的模型計(jì)算機(jī)上調(diào)試運(yùn)行。 為了在試驗(yàn)臺(tái)上用鍵盤輸入程序和數(shù)據(jù)到內(nèi)存，以及通過液晶屏顯示輸出，設(shè)計(jì)了 3個(gè)控制臺(tái)操作命令，通過按鍵 SWB 和 SWA 組合實(shí)現(xiàn)（括號(hào)中是 SWB， SWA 的鍵值） : 存儲(chǔ)器讀 KRD（ 00）操作，存儲(chǔ)器 KWE（ 01）操作，啟動(dòng)程序執(zhí)行 RP（ 11）操作。各個(gè)功能模塊通過總線連接。這些微代碼寫入 ROM 中 。該元件，共有兩個(gè)數(shù)據(jù)輸入端 A[7… 0]、 B[7… 0],S[3… 0]控制執(zhí)行 16 種算術(shù) /邏輯運(yùn)算中的一種， M端控制操作方式的選擇（算術(shù)運(yùn)算和邏輯運(yùn)算）， CN 表示進(jìn)位標(biāo)志（進(jìn)位和無進(jìn)位）。 COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL F9 : STD_LOGIC_VECTOR(8 DOWNTO 0)。 B 。 THEN F9=(A9 OR B9) + CN 。 WHEN 0011 = IF M=39。 ELSE F9=NOT (A9 AND B9)。039。 END IF。 THEN F9=A9 + B9 + CN 。 WHEN 1011 = IF M=39。 ELSE F9= 00000000
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1