vhdl課程設(shè)計--四路搶答計時器設(shè)計-免費閱讀
【正文】 When others=q=”0000000”。 When”0010”=q=”1011011”。 end count_arc。039。139。 h,l:out std_logic_vector(3 downto 0)。 When others=q=”1111”。 Use 。 when 1011=q=0010。 q:out std_logic_vector(3 downto 0))。 q4=d4。 architecture lock_arc of lockb is begin process(clk) begin if clr=’0’ then q1=’0’。 end process。 Use 。 q:out std_logic)。到此，這個有我修改的四路搶答計時器就基本告一段落了，在前面我曾提到，這個系統(tǒng)擁有提示音，所以其中還包含 有上升沿觸發(fā)模塊，這其中的只是我們在 VHDL 的實驗中，老師給我們詳細(xì)認(rèn)真的講解過，由于剛剛做完 VHDL 實驗，所以在做的時候就比較容易一些了，此模塊的主要功能是只在 sound 的上升沿時送出一個時鐘周期的高電平，接蜂鳴器做聲音提示。模塊DISP，它是七段譯碼器，驅(qū)動數(shù)碼管。 圖 七段譯碼器 以上是我對本次設(shè)計四路搶答計時器各個模塊的介紹，以及它們所實現(xiàn)的功能。實現(xiàn)了樞紐作用， 承載著各個模塊的銜接，是該四路搶答計時器的核心部分，尤為重要。利用多選擇控制的 IF 語句，實現(xiàn)信號 CLK與數(shù)碼管片選輸出信號的選擇關(guān)系 。 模塊 LXL 模塊 LXL 是一個利用 鎖 存實現(xiàn)搶答的輸入部分，此模塊在任意選手按下按鍵后，輸出高電平給鎖存器，所存當(dāng)時的按鍵狀態(tài)。加法器和減法器電路中的單脈沖分別為加分和減分按鈕，而兩個電路中的清零電平開關(guān)就是復(fù)位按鈕。答題有無效作憑主持人來判斷。第三者組搶答完畢后，由主持人打分，答對一次加 10 分階段，錯則減 10 分。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。 在該搶答器中，設(shè)置其為四路搶答，在任一選手按下按鍵后，鎖存器完成鎖存，對其余選手的請求能不做響應(yīng)，只有在主持人按下按鍵復(fù)位后才可以再次搶答。而與非門和非門后的反饋信號的高電平作為解鎖存，用 555定時器的模型來倒計時，同時以脈沖信號來控制加法器和減法器來控制搶答過程中的計分，應(yīng)用二極管和數(shù)碼顯示管為主要部件來設(shè)計掃描顯示器則降低了其復(fù)雜性、高故障性以及顯示方式簡單的問題。通過學(xué)習(xí)的 VHDL語言結(jié)合電子電路的知識理論聯(lián)系實際，掌握所學(xué)的課程知識，學(xué)習(xí)基本單元電路的綜合設(shè)計應(yīng)用通過對四路搶答計時器的設(shè)計，鞏固和綜合運用所學(xué)的課程，擺脫一維的思維模式，以多維并發(fā)的思路來完成 VHDL的程序設(shè)計。當(dāng)達到限定時間時，發(fā)出聲響以示警告。 該四路搶答計時器 的設(shè)計 分為 七 個 模塊： LXL 模塊、 SEL 模塊、 LOCKB模塊 、 CH41A 模塊 、 CH31A 模塊、 COUNT 模塊、 DISP 模塊 。此時，顯示器從初始值開始計時，計至 0 時停止計數(shù)。本模塊采用 74HC373 芯片，一開始，當(dāng)所 有開關(guān)均未按下時，鎖存器輸出全為高電平，經(jīng)８輸入與非門和非門后的反饋信號仍為高電平，該信號作為鎖存器使能端控制信號，使鎖存器處于等待接收觸發(fā)輸入狀態(tài)；當(dāng)任一開關(guān)按下時，輸出信號中必有一路為低電平，則反饋信號變?yōu)榈碗娖?，鎖存器剛剛接收到的開關(guān)被鎖存，這時其它開關(guān)信息的輸入將被封鎖。本模塊采用74LS112 芯片，設(shè)置成兩個電路一個加法器和一個減法器。 確定了通過七大模塊實現(xiàn)的搶答功能與計時功能的設(shè)計思想，接著就要進行程序的設(shè)計 與調(diào)試 和 利用 MAX+plus II對各個模塊功能的仿真最終實現(xiàn)一個合格的功能完整的四路搶答計時器 用整體框圖 描述 四路搶答計時器 四路搶答計時器的整體框圖 數(shù)碼管片選信號 鎖存器模塊 LOCKB 同步信號 按 鍵 D1 二進制轉(zhuǎn)換 倒計時模塊 倒計時模塊 七段數(shù)碼管譯碼電路 蜂鳴器 七段數(shù)碼管 D1 D1 D1 按 鍵 2 按 鍵 1 顯示模塊 第 3 章 四路搶答計時器設(shè)計 在本學(xué)期的硬件知識學(xué)習(xí)中，我們曾在單片機實驗中做過 8 路搶答器，在接口實驗中做過 8路搶答器，而現(xiàn)在的 VHDL課程設(shè)計之前 ，我第一個念頭就是能否利用 VHDL編程技術(shù)實現(xiàn)一個簡單的帶有倒計時功能的八路搶答器，隨后我?guī)е蓡柸?圖書館借閱相關(guān)書籍，在一本名為《 VHDL 數(shù)字電路設(shè)計與應(yīng)用實踐教程》的書中找到了相似的程序，可是這個程序不包含倒計時功能而且是一個
公司管理相關(guān)推薦
鄂ICP備17016276號-1