【正文】 ? 集成電路發(fā)明人： 杰克。而拆卸 CPU芯片只需將插座的扳手輕輕抬起，則壓力解除， CPU芯片即可輕松取出。 QFP/PFP封裝具有以下特點： Surface Mount Component ? PQFP – Description: Plastic Quad Flat Pack – Class letter: U, IC, AR, C, Q, R – Lead Type : Gullwing – of Pins: 44 and up – Body Type: Plastic – Lead Pitch: 12 mils ( mm) to mils ( mm) – Orientation: Dot, notch, stripe indicate pin 1 and lead counts counterclockwise. Surface Mount Component ? QFP (MQFP) – Description: Quad Flat Pack (QFP), Metric QFP (MQFP) – Class letter: U, IC, AR, C, Q, R – Lead Type : Gullwing – of Pins: 44 and up – Body Type: Plastic (Also metal and ceramic) – Lead Pitch: 12 mils ( mm) to mils ( mm) – Orientation: Dot, notch, stripe indicate pin 1 and lead counts counterclockwise. BGA球柵陣列封裝 ? 當(dāng) IC的頻率超過 100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的 “ CrossTalk”現(xiàn)象，而且當(dāng) IC的管腳數(shù)大于 208 Pin時，傳統(tǒng)的封裝方式有其困難度。 Radial ? DIP(雙列式插件 ) – Use(用途 ): DualInlinePackage – Class letter (代號 ): Depend – Value Code(單位符號 ): Making on ponent – Tolerance(誤差 ): None – Orientation(方向性 ): Dot or notch – Polarity(極性 ): None ThroughHole Axial amp。滲漏測試（ leak test） ? 10。 ? 3 金屬互連及應(yīng)力空洞 ? 4 機械應(yīng)力 ? 5 電過應(yīng)力 /靜電積累 ? 6 LATCHUP ? 7 離子污染 典型的測試和檢驗過程 ? 1。成形之目的則是將外引腳壓成各種預(yù)先設(shè)計好之形狀 ，以便於裝置於電路版上使用。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。 銅制程技術(shù) 在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流， 由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流， 讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約 3040％的芯片。一般而言，只有在微影圖案（照相平版印刷的 patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會進行微距的量測 。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。 現(xiàn)在主要應(yīng)用技術(shù) :等離子體刻蝕 常見濕法蝕 刻 技 術(shù) 腐蝕液 被腐蝕物 H3PO4(85%):HNO3(65%):CH3COOH(100%):H2O:NH4F(40%） =76： 3： 15： 5： Al NH4(40%):HF(40%)=7:1 SiO2,PSG H3PO4(85%) Si3N4 HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5 Si KOH(3%~50%)各向異向 Si NH4OH:H2O2(30%):H2O=1:1:5 HF(49%):H2O=1:100 Ti ,Co HF(49%):NH4F(40%)=1:10 TiSi2 CVD化學(xué)氣相沉積 是利用熱能、電漿放電或紫外光照射等化學(xué)反應(yīng)的方式，在反應(yīng)器內(nèi)將反應(yīng)物（通常為氣體）生成固態(tài)的生成物，并在晶片表面沉積形成穩(wěn)定固態(tài)薄膜（ film）的一種沉積技術(shù)。材料是「矽」， IC（ Integrated Circuit）廠用的矽晶片即為矽晶體，因為整片的矽晶片是單一完整的晶體，故又稱為單晶體。光 Ⅶ N管場區(qū)光刻， N管場區(qū)注入，形成 NMOS的源、漏區(qū)及 N+保護環(huán)。光 IIIN管場區(qū)光刻，刻出 N管場區(qū)注入孔； N管場區(qū)注入。氧化 TepiXjc+Xmc+TBLup+tepiox SiO2 N+BL PSUB Nepi N+BL 第二次光刻 —P+隔離擴散孔 ? 在襯底上形成孤立的外延層島 ,實現(xiàn)元件的隔離 . SiO2 N+BL PSUB Nepi N+BL Nepi P+ P+ P+ 涂膠 —烘烤 掩膜（曝光） 顯影 堅膜 —蝕刻 —清洗 —去膜 清洗 —P+擴散 (B) 第三次光刻 —P型基區(qū)擴散孔 決定 NPN管的基區(qū)擴散位置范圍 SiO2 N+BL PSUB Nepi N+BL P+ P+ P+ P P 去 SiO2—氧化 涂膠 —烘烤 掩膜（曝光） 顯影 堅膜 —蝕刻 —清洗 —去膜 —清洗 —基區(qū)擴散 (B) 第四次光刻 —N+發(fā)射區(qū)擴散孔 ? 集電極和 N型電阻的接觸孔 ,以及外延層的反偏孔。一支 85公分長，重 8寸 硅晶棒，約需 2天半時間長成。半導(dǎo)體制造工藝流程 半導(dǎo)體相關(guān)知識 ? 本征材料：純硅 910個 9 ? N型硅： 摻入 V族元素 磷 P、砷 As、銻Sb ? P型硅： 摻入 III族元素 —鎵 Ga、硼 B ? PN結(jié)： N P + + + + + 半 導(dǎo)體元件制造過程可分為 ? 前段（ Front End）制程 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）、 晶圓針測制程（ Wafer Probe）； ? 後段（ Back End） 構(gòu)裝（ Packaging）、 測試制程（ Initial Test and Final Test） 一、晶圓處理制程 ? 晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程 ，以微處理器（ Microprocessor）為例，其所需處理步驟可達(dá) 數(shù)百道 ，而其所需加工機臺先進且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與 含塵（ Particle）均需控制的無塵室（ CleanRoom），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適 當(dāng)?shù)那逑矗?Cleaning）之後，接著進行氧化（ Oxidation）及沈積，最後進行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料 晶圓片 第一次光刻 —N+埋層擴散孔 ? 1。 ? Al—NSi 歐姆接觸： ND≥1019cm3， SiO2 N+BL PSUB