【正文】 ................................................................................................. 9 測(cè)量控制電路 .................................................................................................... 9 IV 輸入信號(hào)處理部分 .......................................................................................... 10 小信號(hào)處理部分 .............................................................................................. 10 標(biāo)準(zhǔn)頻率方波發(fā)生電路 .................................................................................. 11 顯示器電路 ...................................................................................................... 12 實(shí)際數(shù)字測(cè)量部分 .......................................................................................... 14 頻率測(cè)量與周期測(cè)量電路 ................................................................... 14 控制部分設(shè)計(jì) ....................................................................................... 15 脈沖寬度測(cè)量和占空比測(cè)量電路 ....................................................... 16 第四章 單片機(jī)控制與運(yùn)算程序的設(shè)計(jì) ...................................................................... 18 單片機(jī)控制與運(yùn)算的主流程圖 ...................................................................... 18 第五章 結(jié)束語(yǔ) ............................................................................................................... 19 參考文獻(xiàn) ......................................................................................................................... 20 致 謝 ............................................................................................................................... 21 附 錄 ............................................................................................................................... 22 1 緒 論 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。 電子工程學(xué)院 畢業(yè)論 文 （ 設(shè)計(jì) ） 課 題 簡(jiǎn)易數(shù)字頻率計(jì) 教 研 室 電子教研室 專(zhuān) 業(yè) 應(yīng)用電子技術(shù) 班 級(jí) 08 級(jí)應(yīng)用電子班 學(xué)生姓名 學(xué)號(hào) 導(dǎo)師姓名 職稱(chēng) 講 師 2021 年 1 月 8 日 I 摘 要 采用自上向下的設(shè)計(jì)方法 ,設(shè)計(jì)了基于復(fù)雜可編程邏輯器件的數(shù)字頻率 計(jì) 。 該系統(tǒng)具有結(jié)構(gòu)緊湊、可靠性高、測(cè)頻范圍寬和精度高等特點(diǎn) 。采用 VDHL 編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片 FPGA 芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡(jiǎn)，而且具有靈活的現(xiàn)場(chǎng)可更改性。具有體積小、可靠性高、功耗低的特點(diǎn)。 采用 CPLD 可編程器 件，可利用計(jì)算機(jī)軟件的方式對(duì)目標(biāo)期進(jìn)行設(shè)計(jì)，而以硬件的形式實(shí)現(xiàn)。設(shè)計(jì)者的工作僅限于利用軟件方式，即利用硬件描述語(yǔ)言（如 VHDL）來(lái)完成對(duì)系統(tǒng)硬件功能的描述 。 3 第一章 設(shè)計(jì)方案的選擇 頻率測(cè)量模塊 根據(jù)頻率計(jì)的設(shè)計(jì)要求，電路系統(tǒng)可劃分為幾個(gè)基本模塊，如圖 所示： 圖 頻率計(jì)組成模塊框圖 直接測(cè)量法 大家都知道，如果根據(jù)基本原理實(shí)現(xiàn)對(duì)頻率的數(shù)字化測(cè)量，是一種直接測(cè)量的手段，這種方法比較簡(jiǎn)單，如果能滿(mǎn)足設(shè)計(jì)要求的話(huà)，應(yīng)該作為首要的選擇方案。這種方法可以在一定程度上彌補(bǔ)方法 (1)的不足，但是難以確定最佳測(cè)點(diǎn)，而且電路實(shí)現(xiàn)比較復(fù)雜。其實(shí)現(xiàn)方式可以用圖 來(lái)說(shuō)明。當(dāng)預(yù)置門(mén)信號(hào)為低電平時(shí)，隨后而至的被測(cè)信號(hào)的上升沿將使兩個(gè)計(jì)數(shù)器同時(shí)關(guān)閉。 ③ 測(cè)量精度與預(yù)置門(mén)寬度和標(biāo)準(zhǔn)頻率有關(guān) , 與被測(cè)信號(hào)的頻率無(wú)關(guān) , 在預(yù)置門(mén)和常規(guī)測(cè)頻閘門(mén)時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下 , 等精度測(cè)量法的測(cè)量精度不變 . 標(biāo)準(zhǔn)頻率誤差 標(biāo)準(zhǔn)頻率誤差為 ?fs / fs, 因?yàn)榫w的穩(wěn)定度很高 , 標(biāo)準(zhǔn)頻率誤差可以進(jìn)行校準(zhǔn) , 相對(duì)于量化誤差 , 校準(zhǔn)后的標(biāo)準(zhǔn)頻率誤差可以忽略。晶體震蕩器采用恒溫晶體震蕩器，穩(wěn)定度為 : 10 7 / 24 小時(shí)。電阻 R5， R6為偏置， R7為負(fù)載電阻，信號(hào)通過(guò)電容 C6耦合輸出 60MHz 的高頻信號(hào)。在本設(shè)計(jì)的系統(tǒng)中采用的 是七段 LED。圖 是 N 位顯示器的構(gòu)成原理。 ② 由預(yù)置門(mén)控信號(hào)將 CONTRL 的 START 端置高電平 , 預(yù)置門(mén)開(kāi)始定時(shí) . 同時(shí)由被測(cè)信號(hào)的上升沿打開(kāi)計(jì)數(shù)器 CONT1, 并使標(biāo)準(zhǔn)頻率信 號(hào)被關(guān)斷 . ③ 預(yù)置門(mén)定時(shí)結(jié)束信號(hào)把 CONTRL 的 START 端置為低電平 . 這使在被測(cè)信號(hào)的下一個(gè)脈沖的上升沿到來(lái)時(shí) , CONT1 停止計(jì)數(shù) , 同時(shí)輸入 CONT2 的標(biāo)準(zhǔn)頻率信號(hào)被關(guān)斷 . ④ 控制部分 CONTRL 的 EEND 端輸出低電平來(lái)指示測(cè)量計(jì)數(shù)結(jié)束 . 單片機(jī)讀回CONT1和 CONT2的計(jì)數(shù)值 , 根據(jù)高精度恒誤差測(cè)量公式進(jìn)行浮點(diǎn)運(yùn)算 , 計(jì)算出被測(cè)信號(hào)的頻率或周期值 . 控制部分設(shè)計(jì) 圖 測(cè)頻模塊原理邏輯圖 16 控制部分原理圖如 圖 所示。在調(diào)試的實(shí)驗(yàn)中，簡(jiǎn)易數(shù)字頻率計(jì)能夠準(zhǔn)確的測(cè)試頻率和周期，而且測(cè)量精度基本上滿(mǎn)足指標(biāo)的要求。文中設(shè)計(jì)的數(shù)字頻率計(jì)，無(wú)需選擇量程便可實(shí)現(xiàn)寬頻段高精度的頻率測(cè)量， 同時(shí)在基本電路模塊基礎(chǔ)上，不必修改硬件電路，通過(guò)修改 VHDL 源程序，增加一些新功能，滿(mǎn)足不同用戶(hù)的需要，實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。在簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)當(dāng)中，得到了電子通信工程系領(lǐng)導(dǎo)的關(guān)心和支持，特別是應(yīng)電教研室的董蘊(yùn)華老師，在畢業(yè)設(shè)計(jì)但中進(jìn)行了耐心的指導(dǎo)，并提出了合理化的建議，使畢業(yè)設(shè)計(jì)更 加完善， 衷心感謝我的指導(dǎo)教師董蘊(yùn)華，在她精心指導(dǎo)和耐心幫助下，本課題的研究工作才能順利的進(jìn)行，此外，她的言傳身教將使我終生受益。 CLR:IN STD_LOGIC。 END ENTITY CNT10。 THEN CQI=0。 THEN IF ENA=39。 END IF。 PROCESS (CQI) IS BEGIN IF CQI=9 THEN CARRY_OUT=39。 23 END IF。 LIBRARY IEEE。 DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。139。 END ARCHITECTURE ART。 ENTITY TESTCTL IS PORT (CLK:IN STD_LOGIC。 24 END ENTITY TESTCTL。139。 PROCESS(CLK,DIV2CLK) IS BEGIN IF CLK=39。 THEN CLR_CNT=39。 END IF。 END ARCHITECTURE ART。 DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0)。 TSTEN:OUT STD_LOGIC。 SIGNAL SE,SC,SL:STD_LOGIC。 U1:CNT10 PORT MAP(CLK=FSIN,CLR=SC,ENA=SE,CQ=SD(3 DOWNTO 0),CARRY_OUT=S1)。 U5:CNT10 PORT MAP(S4,SC,SE,SD(19 DOWNTO 16),S5)。 U9:REG32B PORT MAP(LOAD=SL,DIN=SD(31 DOWNTO 0),DOUT=S9)。以 AT89C51單片機(jī)作為系統(tǒng)的主控部件，完成電路的測(cè)試信號(hào)控制、數(shù)據(jù)運(yùn)算處理、鍵盤(pán)掃描和控制數(shù)碼