【正文】 件和連線都傲在半導(dǎo)體芯片上，而微波集成電路傳輸線 電路采用分布參數(shù)的平面?zhèn)鬏斁€ (主要是微帶線 )，微波半導(dǎo)體器件仍是單獨(dú)封裝之后再焊接到電路中。尤其是 GaAs場(chǎng)效應(yīng)器件具有優(yōu)良 特性和許多用途，從而促進(jìn)了 MIC的全面發(fā)展。 GaAs的電予遷移率比硅高數(shù)倍，而半絕緣單晶體的電阻率又比硅高幾個(gè)數(shù)量級(jí)，它不僅是微波器件的理想材料，也可以做為微波平面?zhèn)鬏斁€的介質(zhì)基片，因而 GaAs幾乎成為 MMIC 的唯一材料。其中，接收器主要的電路組件包含低噪聲放大器、帶通濾波器、混頻器與解調(diào)器。 l、 si基材料器件 si基材料器件的優(yōu)點(diǎn)在于工藝成熟、材料成本低、集成度高。 GaAs基 MESFET以其噪聲低、頻帶寬等特點(diǎn)在微波領(lǐng)域中得到了廣泛的應(yīng)用，在移動(dòng)通信低電壓電路設(shè)計(jì)方面取得很大的進(jìn)展：而且通過材料結(jié)構(gòu)的改善，在高溫環(huán)境下可以穩(wěn)定工作。然而。隨著光纖通信跨入 40Gb／ s以上， InP基器 件和電路 開始成為各大公司竟相研究的對(duì)象。但它的最大弱點(diǎn)是單晶材料的價(jià)格太貴。頻率越高，信號(hào)越 弱，對(duì)低噪聲放大器的要求越高。單個(gè)芯片上已經(jīng)可以制作含幾百萬個(gè)晶體管的一個(gè)完整的數(shù)字系統(tǒng)或數(shù)?；旌系碾娮酉到y(tǒng)。 版圖規(guī)劃和布局 ： 是為了每個(gè)模 塊和整個(gè)芯片選擇一個(gè)好的布圖方案。 集成電路版圖設(shè)計(jì) 集成電路設(shè)計(jì)的流程：系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì) (包括：布局布線驗(yàn)證 )、版圖設(shè)計(jì)版圖后仿真 (加上寄生負(fù)載后檢查設(shè)計(jì)是否能夠正常工作 )。 軟件介紹 目前大部分 lC公司采用的是 UNIX系統(tǒng)．使用版本是 Sun Solaris。安全可靠，但價(jià)格較昂貴。哪些器件需要良好的匹配。焊盤的布局還應(yīng)該便于 測(cè)試 ， 特別是晶上測(cè)試。 版圖的檢查： （ 1） Design Rules Checker 運(yùn)行 DRC， DRC有識(shí)別能力。 (2)Electrical Rules Checker檢查線路短路，線路開 路和 noating結(jié)點(diǎn)?？唇o出的報(bào)告，有沒有 offgird；結(jié)點(diǎn)多不多 ．多的話就有斷路的地方。會(huì)產(chǎn)生寄生參數(shù)．它們分別為：寄生電容、寄生電感和寄生電阻。完成同一功能的 MOS管碗在一起 。 版圖設(shè)計(jì)方法 可以從不同角度對(duì)版圖設(shè)計(jì)方法進(jìn)行分類。對(duì)于兩極運(yùn)算放大器版圖設(shè)計(jì)的例子，采用的是 Tanner公司的 L— Edit“軟件。因?yàn)槭止ぴO(shè)計(jì)方法不可避免的會(huì)產(chǎn)生誤會(huì)，因此，必須在版圖編輯后進(jìn)行版圖驗(yàn)證。 版圖設(shè)計(jì)規(guī)則 電路設(shè)計(jì)師一般都希望電路設(shè)計(jì)得盡量緊湊。對(duì)于一種工藝，當(dāng)確定其設(shè)計(jì)規(guī)則時(shí)，要考慮的因素有掩膜的對(duì)準(zhǔn)、掩膜的非線性、片子的彎曲度、外擴(kuò)散 (橫向擴(kuò)散 )、氧化生長剖面、橫向鉆蝕、光學(xué)分辨率以及他們與電路的性能和產(chǎn)量的關(guān)系。但是即使是最小尺寸相同，不同公司不 同工藝流程的設(shè)計(jì)規(guī)則都不同，這就使得在不同工藝之間進(jìn)行設(shè)計(jì)得導(dǎo)出導(dǎo)人非常的耗費(fèi)時(shí)間了。此參數(shù)對(duì)應(yīng)不同的工藝有著不同的微米值。 由于規(guī)則代表了不同的工藝技術(shù)，設(shè)計(jì)規(guī)則時(shí)必須做到對(duì)于每個(gè)工藝的整套要求的全盤考慮，從而必然帶來超尺寸和緊密性的減少。在著手設(shè)計(jì)之前，應(yīng)先拿到準(zhǔn)備去投產(chǎn)的硅片生產(chǎn)廠的設(shè)計(jì)規(guī)則．并以他作為整個(gè)設(shè)計(jì)過程的參考。 Cadence 公司的電子設(shè)計(jì)自動(dòng)化產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程 ,包括系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、 IC 綜合及布局布線、模擬和混合信號(hào)及射頻 IC 設(shè)計(jì)、全定制集成電路設(shè)計(jì)、 IC 物理驗(yàn)證、 PCB 設(shè)計(jì)和硬件仿真建模等。 (3) 每個(gè)模塊的設(shè)計(jì)包括電路 (Schematic) 設(shè)計(jì)和版圖 (Layout) 設(shè)計(jì) ,兩者密不可分 ,電路圖與版圖都是模塊中的 View。 我的任務(wù)是完成其中版圖的設(shè)計(jì)相關(guān)內(nèi)容。 CMOS工藝中的電 阻 集成電路 中的電阻分為無源電阻和有源電阻，無緣電阻通常采用摻雜半導(dǎo)體或合金材料制作而成，而有緣電阻則是將晶體管進(jìn)行適當(dāng)?shù)倪B接和胼胝，利用晶體管在不同的工作區(qū)所表現(xiàn)出來的不同電阻特性來做電阻。多晶硅電阻的制作方法與 MOS 工藝兼容，因此 制作多晶硅電阻是最簡單的。也可以通過刻蝕多晶把它變薄來達(dá)到增加電阻的目的。缺點(diǎn)是電阻率不能靈活變化，受到工藝的限制。其中層間金屬 金屬電容最常見，其優(yōu)點(diǎn) 是串聯(lián)寄生電阻很小，以及很低的溫度系數(shù)。由于橫向電容值決定，于相鄰金屬線的總周長，通過將版圖幾何形狀的周長最大化可以在有限的面積內(nèi)得到極大的周長，從而得到很大的電容。這種電容的串聯(lián)電阻很大，品質(zhì)因子很低，在低噪聲放大器中很少用到。理想電感具有不占用直流電壓，零功耗，零噪聲等特點(diǎn)，這有利于 RFIC 向低壓，低功耗，低噪聲發(fā)展。同樣，鍵合線電感由于其電感值的精確度很低，不易控制而限制了使 用。 。 以前片上螺旋電感通常使用 GaAs 工藝實(shí)現(xiàn)。 通常片上電感的電感值、 Q 值等參數(shù)由工藝參數(shù)和版圖設(shè)計(jì)參數(shù)決定。 版圖布局 在模擬電路版圖設(shè)計(jì)中，首先應(yīng)該考慮的是器件的整體布局。 線寬分配 在模擬版圖中，線寬是需要設(shè)計(jì)的。 噪聲處理 在設(shè)計(jì)低噪聲放大器之前，必須仔細(xì)審視源自放大器的噪聲，一般來說，放大器的噪聲主要來自四個(gè)方面： 熱噪聲 (Johnson)：由于電導(dǎo)體內(nèi)電流的電子能量不規(guī)則波動(dòng)產(chǎn)生的具有寬帶特性的熱噪聲，其電壓均方根值的正方與帶寬、電導(dǎo)體電阻及絕對(duì)溫度有直接的關(guān)系。閃爍噪聲大多集中在低頻范圍，對(duì)電阻器及半導(dǎo)體會(huì)造成干擾，而雙極芯片所受的干擾比場(chǎng)效應(yīng)晶體管大。生產(chǎn)半導(dǎo)體時(shí)若采用較為潔凈的工藝，會(huì)有助減少這類噪聲。低噪聲放大器對(duì)噪聲的要求很高。 對(duì)稱性設(shè)計(jì) 對(duì)稱性 能夠減少差分電路產(chǎn)生的失調(diào)電壓，還可以抑制共模噪聲和偶次非線性效應(yīng)， 減小電路對(duì)溫度的敏感度。好的對(duì)稱性可以抑制共模噪聲和偶次非線性效應(yīng)。 4個(gè)器件的匹配性就會(huì)變差。因此，將器件拆分成偶數(shù)個(gè)，對(duì)角線交叉排列，這樣，沿 X軸方向和 Y軸方向的就一階梯度效應(yīng)就會(huì)相互抵消，改善了電路的對(duì)稱性。 按照上面對(duì)稱性 的 內(nèi)容， 差分電路中的 M M4管是差分信號(hào)輸入端， 15 (a) (b) (c) (d) 放置的方式會(huì)在很大程度上影響電路的性能。在對(duì)電流源 M5管子布局時(shí)，如果按圖 (b)的放置方式， M5的插指結(jié)構(gòu)的管子橫向放置，最終電流源的輸出通過縱向的金屬線提供給M3和 M4，若選用圖 (c)的方式放置，電流輸出時(shí)的通路比前者暢通，提高了電流源的驅(qū)動(dòng)能力，如圖 5所示。 167。也就是說，其中一個(gè)放大器的頻率和幅值能完全符合并跟蹤另一個(gè)運(yùn)放的頻率和幅值響應(yīng)，達(dá)到這一目標(biāo)的方法之一就是匹配 。即使你將兩個(gè)需要匹配的器件放的很近，我們也仍然無法保證它們的一致性。實(shí)現(xiàn)匹配有三個(gè)要點(diǎn)需要考慮：需要匹配的器件彼此靠近、注意周圍器件、保持匹配器件方向一致。這種方 法節(jié)省了接觸電阻的總數(shù)使其所占的比例減少，面積也相當(dāng)，現(xiàn)在占主導(dǎo)地位的是電阻器件本身的薄層電阻。 根器件法不僅使用于電阻 ，同樣適用于其它類型的器件。當(dāng)這些電阻開始被腐蝕的時(shí)候，位于中間的器件所處的環(huán)境肯定與兩邊的不同，位于兩邊的器件所受的腐蝕會(huì)比中間的器件多一些，這一點(diǎn)點(diǎn)的區(qū)別也許會(huì)對(duì)匹配產(chǎn)生非常不可預(yù) 知的結(jié)果。其缺點(diǎn)就是這種方法會(huì)占用很大的面積，采用時(shí)應(yīng)多多考慮實(shí)際項(xiàng)目的需要。離發(fā)熱點(diǎn)遠(yuǎn)的器件要比離發(fā)熱點(diǎn)近的器件影響要小。 采用四方交叉法可以進(jìn)一步發(fā)揮共心的技術(shù)優(yōu)勢(shì)。 在差分邏輯中，具有高度匹配的路徑長度和連線導(dǎo)線是關(guān)鍵。 20 總之 實(shí)現(xiàn)版圖中的匹配，版圖設(shè)計(jì)人員除了需要掌握以上幾種匹配的設(shè)計(jì)方法，與電路設(shè)計(jì)人員的充分交流也十分重要，通過交流，了解設(shè)計(jì)需求，提升 對(duì)匹配度的了解，對(duì)版圖設(shè)計(jì)會(huì)有很大的幫助。 版圖的設(shè)計(jì) 在我們進(jìn)行版圖設(shè)計(jì)時(shí)， LSW 中可以看到有很好層次的圖案，為了簡單起見，以下僅列出繪制我們這個(gè)版圖所需的最少版圖層次。因此，電阻版圖上的長度 L 等于接觸孔兩個(gè)內(nèi)邊沿之間的長度。它們是靜電場(chǎng)中 23 儲(chǔ)存能量的體積較大的器件 。 無論何時(shí)，只要有電流流過導(dǎo)線，在導(dǎo)線周圍就會(huì)產(chǎn)生磁場(chǎng)。 電感式一種十分有用的電路元器件。螺旋電感并不能用帶拐角的傳輸線來建模，而只能作為一個(gè)整體來建模。而對(duì)更低的電路消耗和更大的社交靈活性的要求又導(dǎo)致另一種新工藝的產(chǎn)生，這種工藝能夠同時(shí)制 造 NMOS 晶體管和 PMOS 晶體管，因而被稱為互補(bǔ)型金屬氧化物半導(dǎo)體（ CMOS）。 圖 6 26 圖 7 根據(jù)我以上提到的各類元件已及畫版圖的規(guī)則、方法、技巧等，我將總的版圖分成幾個(gè)模塊，如圖 8 和圖 9 所示。由于比較生疏，我看得似懂非懂，最后在劉建老師的幫助下了解了課題的深層次的含義，還學(xué)到了 Candence 軟件的一些簡單操作和應(yīng)用。 29 致謝 感謝電氣系其他老師和同學(xué)對(duì)我的幫助、指導(dǎo)和鼓勵(lì)！ 還要感謝所有幫助過我的同學(xué)，當(dāng)我在畫電路圖遇到困難 時(shí)是同學(xué)為我指點(diǎn)迷津。 感謝培育我多年的湖南工程學(xué)院和湖工的老師們！ 特別是劉建老師，我在平時(shí)由于不認(rèn)真學(xué)習(xí)，所以對(duì)軟件的操作十分生疏，在劉建老師的親切的指導(dǎo)下，我不但完成了畢業(yè)設(shè)計(jì)，還學(xué)到了很多寶貴的