【正文】 .....................................................................43 D 觸發(fā)器的版圖設(shè)計(jì)與驗(yàn)證 .................................................................................46 ADC 總體版圖設(shè)計(jì)與驗(yàn)證 ...................................................................................48 第 4 章 結(jié) 論 ...........................................................................................................................51 參考文獻(xiàn) .....................................................................................................................................52 致 謝 .........................................................................................................................................53 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 4 第 1 章 緒論 模數(shù)轉(zhuǎn)換電路的應(yīng)用與發(fā)展 隨著數(shù)字技術(shù)，特別是計(jì)算機(jī)技術(shù)的飛速發(fā)展和普及，在現(xiàn)代控制，檢測及通信領(lǐng)域中，為提高系統(tǒng)的性能指標(biāo)，對信號的處理廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)。把模擬信號轉(zhuǎn)換成數(shù)字信號稱為模 /數(shù)轉(zhuǎn)換，簡稱 A/D 轉(zhuǎn)換或 ADC（ Analog Digital Converter） 。 隨著數(shù)字技術(shù)的快速發(fā)展和應(yīng)用領(lǐng)域越來越寬，使 ADC器件也相應(yīng)獲得較快的發(fā)展與進(jìn)步，這體現(xiàn)在對 ADC分辨率要求越來越高，采樣率要求 越來越快，功率消耗越來越低等方面。此外， A/D 轉(zhuǎn)換器數(shù)字量的輸出方式上也有并行輸出和串行輸出兩種類型。在未來幾年內(nèi)，上億個晶體管、幾千萬個邏輯門都可望在單一芯片上實(shí)現(xiàn)。雙極型工藝和 GaAs 等特殊工藝能做出轉(zhuǎn)換速率很快的數(shù)據(jù)轉(zhuǎn)換器，但是所需的工藝復(fù)雜，功耗很大，相對來說性價比低。為了提高電路設(shè)計(jì)的可靠性，加快設(shè)計(jì)周期，降低設(shè)計(jì)成本，人們就希望除了能把簡單的電路做成標(biāo)準(zhǔn)單元外，還要求把 一些結(jié)構(gòu)復(fù)雜的電路如數(shù)據(jù)轉(zhuǎn)換器做成宏單元，使之能嵌入整個電路系統(tǒng)中。 比較器用來輸入模擬信號 , 比較它和一個參考電壓的大小從而決定輸出是高或低的。即，查閱相關(guān)文獻(xiàn)和資料，確定四位 ADC的一般情況下消耗為多少，與本課題設(shè)計(jì)的相比較，再者，就是設(shè)計(jì)一個正常思路下的四位 ADC，測出功耗，與此課題的 ADC功耗相比較。下面通過對這四個步驟的介紹說明 A/D轉(zhuǎn)換的原理。圖 21(a)中輸入信號 x(t)經(jīng)過傳輸門 T 輸出。 為使取樣后的模擬電壓能反映被取樣的模擬電壓面貌，需滿足取樣定理。 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 7 圖 21 取樣過程 量化和編碼 如前所 述，模擬輸入電壓 vi經(jīng)取樣保持后的輸出電壓 y’(t) 呈階梯狀，在取樣脈沖持續(xù)期 τ 內(nèi)， y’(t)= v i；在取樣脈沖間歇期 (TS173。 由于取樣保持后的電壓 y’(t) 的階梯高度仍是連續(xù)可變的，而不是離散的數(shù)字量，因此，為了用數(shù)字量來表示取樣得到的電壓，就必須把它化成某個最小數(shù)量單位的整數(shù)倍。顯然，編碼后所得數(shù) 字信號的最低有效位中的 “1” 所表示的數(shù)量大小，就等于量化單位 S?，F(xiàn)設(shè) vC*(t)為量化后的值，則量化后所產(chǎn)生的誤差即量化誤差 ε(t) 為： ε(t)= v C(t)－ vC*(t) （ 22） 在圖 23(ａ )中，若 0＜ vC＜ 1V，則取 vC*＝ 0V；若 lV＜ vC＜ 2V， 則取 vC*＝ 1；等等。由此可知，有舍有入量化法的量化誤差較 之 只舍不入的量化法的 要 小。其工作原理如下：啟動信號到來時，控制電路將寄存器置 0，啟動信號之后的第一個時鐘脈沖 CP到來時，控制電路將寄存器最高位置 1，使寄存器輸出為 10…0 ，該數(shù)字量經(jīng) D/A 轉(zhuǎn)換器轉(zhuǎn)換為相應(yīng)模擬電壓 V0。逐次逼近型比比較型 A/D 轉(zhuǎn)換器的速度低，但在數(shù)字位數(shù)增多時，電路規(guī)模小得多。因此，只要每次轉(zhuǎn)換中R， C， Tc 值不變化，而在長時間內(nèi)發(fā)生緩慢變化時不會影響轉(zhuǎn)換精度。而在 ∑△ 型 A/D 轉(zhuǎn)換器中采用增量調(diào)制。輸沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 10 出的一位代碼反映了輸入信號在相鄰抽樣時刻的相對大小。工作原理如下：積分器將輸出的一位代碼變換成階梯波信號 x1(t)（實(shí)際為階梯波平滑后的結(jié)果），減法器對 x(t)與 x1(t)進(jìn)行差運(yùn)算，求出誤差信號 e(t)，鎖存比較器在抽樣脈沖到來時將 e(t)與 0 比較的結(jié)果鎖存并輸出。 ∑△ A/D 轉(zhuǎn)換器由于采用了先進(jìn)的轉(zhuǎn)換技術(shù)和使用 △調(diào)制器實(shí)現(xiàn) A/D 轉(zhuǎn)換，相當(dāng)于犧牲速度換取高分辨率，所以它的轉(zhuǎn)換精度高但轉(zhuǎn)換速度低。閃爍式 A/D轉(zhuǎn)換器的原理非常簡單、直觀。 全 并行比較型 A/D 轉(zhuǎn)換器是一種速度 很 快的 A/D 轉(zhuǎn)換器。 15 個比較器將輸入電壓 Vin與其反向端的比較電平進(jìn)行比較，若 VI大于比較電平，輸出為 0；否則，輸出為 1。 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 11 圖 24 ADC 設(shè)計(jì)思路 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 12 由于電路采用并行比較方式， 其優(yōu)點(diǎn)在于其轉(zhuǎn)換速度，每個時鐘都會輸出一個數(shù)字。例如， 8 位 ADC 需要 255 個比較器，而 9 位 ADC 則需要 511 個。一個 n 位二進(jìn)制碼輸出的 A/D 轉(zhuǎn)換器，設(shè)其輸入模擬電壓的滿度值為 Vm，則 分辨率 =Vm/2n1 (23) 顯然，輸出位數(shù) n 越多，分辨能力越高，通常也用輸出數(shù)字量的位數(shù)表示分辨率。有時轉(zhuǎn)換誤差也用滿量程輸出的百分?jǐn)?shù)表示，例如，A/D 轉(zhuǎn)換器輸出為十進(jìn)制的 321 位，轉(zhuǎn)換誤差為 177。轉(zhuǎn)換時間和電路的類型有關(guān)。 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 13 四位 A/D 轉(zhuǎn)換器的設(shè)計(jì) 全 并行比較型 A/D 轉(zhuǎn)換器是由比較器 級、 編碼器 級 等部分組成。在數(shù)模轉(zhuǎn)換過程中，首先必須對輸入進(jìn)行采樣。第三類比較器綜合了開環(huán)和再生兩類比較器。比較器大搜采用開環(huán)模式，這種簡化使得沒必要對比較器進(jìn)行補(bǔ)償。采用差分輸入便于控制 比較器跳變電壓的離散性，使之對工藝和電源電壓的變化不敏感，而反相級則補(bǔ)償了差分輸入級增益低的缺陷，對輸出信號進(jìn)行放大。 比較器級的仿真： 將比較器原理圖生成符號視圖并對其仿真： 圖 26 比較器的仿真圖 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 16 圖 27比較 器的仿真波形圖 在圖 29中， 1是輸入， 3是輸出，從波形可以看出，當(dāng)輸入電平低于 ，輸出為低電平。因此，編碼器的邏輯功能就是把輸入的每一個高，低電平信號編成一個對 應(yīng)的二進(jìn)制代碼。編碼的第一級將溫度計(jì)碼轉(zhuǎn)換成獨(dú)熱編碼 只有最高位為 1 的編碼 。 表 22 Thermo Code 轉(zhuǎn)換成 One－ hot Code Thermo Code One－ hot Code 1 4 0CC 1 4 0mm 111111111111111 000000000000001 111111111111110 000000000000010 111111111111100 000000000000100 111111111111000 000000000001000 111111111110000 000000000010000 111111111100000 000000000100000 111111111000000 000000001000000 111111110000000 000000010000000 111111100000000 000000100000000 111111000000000 000001000000000 111110000000000 000010000000000 111100000000000 000100000000000 111000000000000 001000000000000 110000000000000 010000000000000 100000000000000 100000000000000 000000000000000 溢出 從表 23 可以看出，此過程可以通過兩輸入異或門和兩輸入與門實(shí)現(xiàn)。 編碼器的第二級作用是將 One－ hot Code 轉(zhuǎn)換成 Binary Code,實(shí)現(xiàn)編碼器的最終轉(zhuǎn)換。 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 21 圖 211 兩輸入或門原理圖 利用兩輸入或門視圖實(shí)現(xiàn)的八輸入的或門原理圖如圖 212： 圖 212 八輸入或門的原理圖 編碼器級各部分的仿真： 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 22 a 將異或門生成符號視圖并對其進(jìn)行仿真： 圖 213 兩輸入異或門仿真圖 仿真波形為： 圖 2－ 14 兩輸入異或門的仿真波形 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 23 在上圖中， A和 B 為兩個輸入波形， Y為或門的輸出波形。所以此輸出輸入關(guān)系滿足或門邏輯關(guān)系： BABAY ?? 。 c 將兩輸入或門原理圖生成符號視圖并對其進(jìn)行仿真： 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 25 圖 217 兩輸入或門仿真圖及其仿真波形 在上圖 中， A和 B 為兩輸入或門的輸入信號， Y 為兩輸入或門的輸出。 39 為其輸入信號。 D觸發(fā)器 D 觸發(fā)器的原理及設(shè)計(jì)： 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 27 在此設(shè)計(jì)中，整個 ADC電路不是按時鐘 同步運(yùn)行的，但為了將 ADC方便地用于外部其它系統(tǒng)，需要使這 4個 ADC的輸出信號同步輸出。 設(shè) D觸發(fā)器的輸入信號為 D，時鐘信號為 CLOCK，開關(guān)為R，輸出信號為 Q。由于此觸發(fā)器為上升沿觸，所以只有當(dāng)時鐘信號的上升沿來到時，其輸入才能被傳到輸出。 AD 轉(zhuǎn)換器的整體電路的設(shè)計(jì) ADC 的轉(zhuǎn)換過程及原理： 經(jīng)上面幾步的介紹，當(dāng)在比較器的輸入端加上一個模擬電壓時，其就會在比較器中對比較器第一級反相器的不同轉(zhuǎn)換電壓進(jìn)行比較。下一級經(jīng)過異或門和與門，比較器的輸出信號 —Thermo Code 轉(zhuǎn)換成 One－ hot Code。 Vref 為參考電壓。首先選擇輸入的模擬信號振幅為 5V，其仿真波形如圖 229。由波形圖可讀出轉(zhuǎn)換頻率可達(dá)到30MHz。 Cadence 是一個大型的 EDA 軟件，它幾乎可以完成電子設(shè)計(jì)的 各個方面 ，包括 ASIC 的 設(shè)計(jì)、 FPGA 的 設(shè)計(jì)和 PCB 板 的 設(shè)計(jì)。 由第二章圖 24 比較器的原理圖可知，其有三個端子， V+為比較器的正輸入端子。第二級需要一個 NMOS和一個 PMOS。第二級是一個甲乙類反向放大器。提取后再對其進(jìn)行 LVS（版圖的與原理圖的對比），其結(jié)果如圖 33。根據(jù)原理圖畫出異或門版圖設(shè)計(jì)如圖 48。確定無誤后對其提取版圖如圖 35。 由于無特殊要求，采用的是 AMI06工藝下最小尺寸。 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 42 圖 38 與門版圖提取圖 沈陽工業(yè)大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 43 圖 39 與門版圖 LVS 驗(yàn)證結(jié)果 由上圖可知，與門的原理圖與版圖完全匹配， 版圖正確。這里我是通過用基本結(jié)構(gòu)搭建成八輸入或門的，這樣會大大減小其寄生參數(shù)的產(chǎn)生。提取后再對其進(jìn)行 LVS（版圖的與原理圖的對比），其結(jié)果如圖312。這里 D觸發(fā)器是用傳輸門實(shí)現(xiàn)的。確定無誤后對其提取版圖如圖 314。所以可根據(jù)其原理圖畫出版 圖，即將以上幾部分的版圖調(diào)用出來，按照其原理圖結(jié)構(gòu)將其按順序連接起來，就構(gòu)成了 ADC 總體版圖。注意，在畫版圖時，其連線順序要和原理圖完全相同，如八輸入或門在原理上其各輸入端與異或門的連接是不分先后順序的，只要能實(shí)現(xiàn)其或門邏輯功能即可，即，一個信號從 A1 端輸入和 從 A2 或其它端輸入在實(shí)現(xiàn)功能上是完全相同的。 其是電容的是通過 poly 實(shí)現(xiàn)的， poly是做在 cap_id 層上的，其電容值為 。其中 AD 部分其提供電壓范圍是 1v－ 5v。 由仿真分析結(jié)果可知，本課題設(shè)計(jì)的四位 AD 轉(zhuǎn)換器基本實(shí)現(xiàn)了預(yù)期的功能，但還需要