第6章存儲系統(tǒng)-預覽頁
【正文】 全部的高位地址信號作為譯碼器的輸入 ? 存儲器芯片的每一個存儲單元都具有唯一的內(nèi)存地址，即存儲單元與地址編號是一對一的關系。 6264的地址范圍 =？ 23 部分地址譯碼 ? 用部分高位地址信號（而不是全部）作為譯碼器的輸入 ? 存儲器芯片的每一個存儲單元具有多個內(nèi)存地址，即存儲單元與地址編號是一對多的關系。 ? 使用 74LS138譯碼器構成譯碼電路。 28 典型 DRAM芯片 2164A ? 2164A： 64K 1bit ? 采用行地址和列地址來確定一個單元； ? 行列地址分時傳送。 地址總線上先送上行地址，后送上列地址，它們 分別在 RAS和 CAS有效期間被鎖存芯片中。 35 典型 EPROM芯片 2764 ? 8K 8bit芯片，其引腳與 SRAM 6264完全兼容 ； ? 地址信號： A0 ~ A12 ? 數(shù)據(jù)信號： D0 ~ D7 ? 輸出信號： OE ? 片選信號： CE ? 編程脈沖輸入： PGM 36 2764的工作方式 數(shù)據(jù)讀出 編程寫入 擦除 標準編程方式 快速編程方式 編程寫入： 每出現(xiàn)一個編程脈沖就寫入一個字節(jié)數(shù)據(jù) P249表 37 二、 EEPROM 特點： ? 可在線編程寫入； ? 掉電后內(nèi)容不丟失； ? 電可擦除。 ? 98C64A的寫入時間為 5－ 10ms 41 EEPROM芯片應用例 ? 使用 98C64A作為存儲器芯片，芯片地址為 30000H——31FFFH，現(xiàn)將其連接到8086系統(tǒng)，并向其 8K個單元全部寫入FFH。 位擴展 字擴展 字位擴展 46 存儲器擴展技術 ? 存儲器芯片的存儲容量等于： 單元數(shù) 每單元的位數(shù) 字節(jié)數(shù) 字長 47 位擴展 ? 當存儲器芯片的字長小于所需內(nèi)存單元的字長時，則進行位擴展，使每個單元的字長滿足要求。 50 字擴展 ? 地址空間的擴展。 ? 若已有存儲芯片的容量為 L K，要構成容量為 M N的存儲器，需要的芯片數(shù)為： （ M / L） （ N / K） 53 字位擴展例 ? 用 32K 1位 SRAM芯片構成 256KB的內(nèi)存。 ? 獨立的存儲體寫選通 ? 譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號 ? 但無需為每個存儲體產(chǎn)生獨立的讀信號，因為 8086每次僅讀 1字節(jié)。 高速緩存 （ Cache) 了解： ? Cache的基本概念； ? 基本工作原理； ? 命中率； ? Cache的分級體系結構 60 Cache的基本概念 ? 由于 CPU與主存之間在執(zhí)行速度上存在較大的差異，為提高 CPU的效率，并考慮到價格因素，基于程序的局部性原理，在 CPU與主存之間增加的高速緩沖存儲器 —— Cache技術 61 Cache的工作原理 CPU Cache 主 存 DB 62 Cache的命中率 ? Cache與內(nèi)存的空間比一般為： 1?128 ? CPU讀取指令或數(shù)據(jù)時首先在 Cache中找，若找到則“命中”，否則為“不命中”。 如果命中，則 Cache將數(shù)據(jù)回送給 CPU， 并同時中斷 CPU對主存的請求；若不命中，則 Cache不做任何動作，由 CPU直接訪問主存。 外存儲器 ? 略 71 作業(yè)： ? ? ? ? ? ? ? ?
環(huán)評公示相關推薦
鄂ICP備17016276號-1