第6章存儲(chǔ)系統(tǒng)-預(yù)覽頁(yè)
【正文】 全部的高位地址信號(hào)作為譯碼器的輸入 ? 存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元都具有唯一的內(nèi)存地址，即存儲(chǔ)單元與地址編號(hào)是一對(duì)一的關(guān)系。 6264的地址范圍 =？ 23 部分地址譯碼 ? 用部分高位地址信號(hào)（而不是全部）作為譯碼器的輸入 ? 存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元具有多個(gè)內(nèi)存地址，即存儲(chǔ)單元與地址編號(hào)是一對(duì)多的關(guān)系。 ? 使用 74LS138譯碼器構(gòu)成譯碼電路。 28 典型 DRAM芯片 2164A ? 2164A： 64K 1bit ? 采用行地址和列地址來(lái)確定一個(gè)單元； ? 行列地址分時(shí)傳送。 地址總線上先送上行地址，后送上列地址，它們 分別在 RAS和 CAS有效期間被鎖存芯片中。 35 典型 EPROM芯片 2764 ? 8K 8bit芯片，其引腳與 SRAM 6264完全兼容 ； ? 地址信號(hào)： A0 ~ A12 ? 數(shù)據(jù)信號(hào)： D0 ~ D7 ? 輸出信號(hào)： OE ? 片選信號(hào)： CE ? 編程脈沖輸入： PGM 36 2764的工作方式 數(shù)據(jù)讀出 編程寫(xiě)入 擦除 標(biāo)準(zhǔn)編程方式 快速編程方式 編程寫(xiě)入： 每出現(xiàn)一個(gè)編程脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù) P249表 37 二、 EEPROM 特點(diǎn)： ? 可在線編程寫(xiě)入； ? 掉電后內(nèi)容不丟失； ? 電可擦除。 ? 98C64A的寫(xiě)入時(shí)間為 5－ 10ms 41 EEPROM芯片應(yīng)用例 ? 使用 98C64A作為存儲(chǔ)器芯片，芯片地址為 30000H——31FFFH，現(xiàn)將其連接到8086系統(tǒng)，并向其 8K個(gè)單元全部寫(xiě)入FFH。 位擴(kuò)展 字?jǐn)U展 字位擴(kuò)展 46 存儲(chǔ)器擴(kuò)展技術(shù) ? 存儲(chǔ)器芯片的存儲(chǔ)容量等于： 單元數(shù) 每單元的位數(shù) 字節(jié)數(shù) 字長(zhǎng) 47 位擴(kuò)展 ? 當(dāng)存儲(chǔ)器芯片的字長(zhǎng)小于所需內(nèi)存單元的字長(zhǎng)時(shí)，則進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿足要求。 50 字?jǐn)U展 ? 地址空間的擴(kuò)展。 ? 若已有存儲(chǔ)芯片的容量為 L K，要構(gòu)成容量為 M N的存儲(chǔ)器，需要的芯片數(shù)為： （ M / L） （ N / K） 53 字位擴(kuò)展例 ? 用 32K 1位 SRAM芯片構(gòu)成 256KB的內(nèi)存。 ? 獨(dú)立的存儲(chǔ)體寫(xiě)選通 ? 譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫(xiě)控制信號(hào) ? 但無(wú)需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號(hào)，因?yàn)?8086每次僅讀 1字節(jié)。 高速緩存 （ Cache) 了解： ? Cache的基本概念； ? 基本工作原理； ? 命中率； ? Cache的分級(jí)體系結(jié)構(gòu) 60 Cache的基本概念 ? 由于 CPU與主存之間在執(zhí)行速度上存在較大的差異，為提高 CPU的效率，并考慮到價(jià)格因素，基于程序的局部性原理，在 CPU與主存之間增加的高速緩沖存儲(chǔ)器 —— Cache技術(shù) 61 Cache的工作原理 CPU Cache 主 存 DB 62 Cache的命中率 ? Cache與內(nèi)存的空間比一般為： 1?128 ? CPU讀取指令或數(shù)據(jù)時(shí)首先在 Cache中找，若找到則“命中”，否則為“不命中”。 如果命中，則 Cache將數(shù)據(jù)回送給 CPU， 并同時(shí)中斷 CPU對(duì)主存的請(qǐng)求；若不命中，則 Cache不做任何動(dòng)作，由 CPU直接訪問(wèn)主存。 外存儲(chǔ)器 ? 略 71 作業(yè)： ? ? ? ? ? ? ? ?
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1