第4章原理圖輸入設(shè)計(jì)方法-預(yù)覽頁(yè)
【正文】 核） 本章通過 1位全加器的設(shè)計(jì)介紹： 1位全加器設(shè)計(jì) 原理圖輸入的設(shè)計(jì)步驟、 元件庫(kù)的調(diào)用、 原理圖的設(shè)計(jì)方法、 多層次設(shè)計(jì)方法 /元件的包裝與調(diào)用 1位全加器的含義： A+B+CY=SO…CO 如： 1+1+1=1… 1 方法 1：直接列出真值表，用卡諾圖化簡(jiǎn)得到邏輯表達(dá)式，從而畫出電路圖。 為仿真測(cè)試新建一個(gè)文件 File /New 選擇波形 編輯器文件 步驟 7：時(shí)序仿真 信號(hào)名 取樣點(diǎn)的值 取樣點(diǎn) (2) 輸入信號(hào)節(jié)點(diǎn) 從 SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn) NODE ENTER NODE FROM SNF 點(diǎn)擊“ LIST” SNF文件中 的信號(hào)節(jié)點(diǎn) 選取 OK （ 3）在 Options菜單中消去網(wǎng)格對(duì)齊 Snap to Grid的選擇 (消去對(duì)勾 ) OPTION SNAP TO GRID (4) 設(shè)定仿真時(shí)間。 (9) 為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量，可打開時(shí)序分析器 . I/O延時(shí)時(shí)間 (10) 包裝元件入庫(kù)。 (3) 將當(dāng)前文件設(shè)置成 Project，并選擇目標(biāo)器件為EPF1K30TC1443。 (4) 資源編輯 (5) 引腳鎖定 圖 439 Device View窗 MAXplus/Floorplan Editor Layout /FullScreen無(wú)勾 3 、 Layout/Device View 4 、 Layout/Current Assignment Floorplan 拖拉即可
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1