【正文】 出反饋時,器件可以通過從陰極到陽極很寬范圍的分流,控制輸出電壓。圖2－10 TL431應(yīng)用原理圖 D/A轉(zhuǎn)換器MAX531是美信集成產(chǎn)品公司生產(chǎn)的12位串行數(shù)據(jù)接口數(shù)模轉(zhuǎn)換器。具有很好的電壓偏移，增益和線性度。它所消耗的最大電流為1001uA 為 使干擾最小，通常在REFOUI與AGND之問接33uF 的電解電容；VSS：負電源電壓；VDD：正電源電壓；BIPOFF：增益電阻連接；RFB：－連接BIPOFF和RFB到VOUT組成增益為+l的單極性輸出，電壓輸出范0～VREFIN； －連接BIPOFF到AGND，連接RFB到VOUT組成增益為＋2的單極性輸出，電壓輸出范圍0－2VREFIN； －連接BIPOFF到REFIN，連RFB到VOUT組成增益為＋1的雙極性出；VOUT：D/A模擬信號輸出，具有短路保護功能，驅(qū)動阻抗 2k ,可帶 100pF容性負載。 CS 的下降沿之后在時鐘的作用下可使數(shù)據(jù)輸入寄存器。第三章 系統(tǒng)參考時鐘源設(shè)計1971年，A Digital Frequency Synthesizer文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。直接數(shù)字頻率合成在頻率合成（FS, Frequency Synthesis）領(lǐng)域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（fractionalN PLL Synthesis）等，直接數(shù)字合成(Direct Digital Synthesis－DDS)是近年來新的FS技術(shù)。除此之外，DDS的固有特性還包括：相當好的頻率和相位分辨率（頻率的可控范圍達μHz級，176。ＤＤＳ的結(jié)構(gòu)有很多種，其基本的電路原理可用圖3－1來表示。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。（２）頻率轉(zhuǎn)換時間短 　　ＤＤＳ是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得ＤＤＳ的頻率轉(zhuǎn)換時間極短。目前，大多數(shù)ＤＤＳ的分辨率在１Ｈｚ數(shù)量級，許多小于１ｍＨｚ甚至更小。AD9851是在AD9850的基礎(chǔ)上，做了一些改進以后生成的具有新功能的DDS芯片。這個高速DDS芯片時鐘頻率可達180MHz， 輸出頻率可達70 MHz。PVCC：6倍參考時鐘倍乘器電源。CMOS/TTL脈沖序列可直接或間接地加到6倍參考時鐘倍乘器上。DGND：數(shù)字地。VOUTP：內(nèi)部比較器正向輸出端。IOUTB：“互補”DAC輸出。 AD9851在時鐘源設(shè)計中的應(yīng)用為了能夠完成可編程時鐘源設(shè)計，要向AD9851輸入頻率控制字，這是通過AD9851和微處理器相連接來實現(xiàn)。在并行輸入模式下，模式控制碼為“00”，由數(shù)據(jù)輸入端D0～D7每次8bits分數(shù)次輸入頻率控制字。（3）D36～D32相位調(diào)制碼，用來控制AD9851的相位調(diào)制量。 AD9851中的DDS內(nèi)核所需輸入控制字由SPCE061A提供。在傳輸數(shù)據(jù)之前，單片機先向AD9851端口產(chǎn)生一個RESET上升沿信號，并延時7ns，使系統(tǒng)復(fù)位，再依次傳輸一個8bits的相位調(diào)制和AD9851工作模式碼以及32bits的頻率控制碼。計算公式為：MAX(IOUT)＝。對于MAX262，所需的最大時鐘頻率為4M，因此，沒有采用數(shù)據(jù)手冊推薦的30M有源晶振，開啟AD9851的6倍頻PLL，AD9851的輸出頻率可以滿足MAX262的時鐘要求，采用低頻晶振，起到減小電路的EMI作用。4,想測某部分電路的耗電流的時候，可以去掉0ohm電阻，接上電流表，這樣方便測耗電流。）8,熔絲作用。地是參考0電位，所有電壓都是參考地得出的，地的標準要一致，故各種地應(yīng)短接在一起。對于頻率不確定或無法預(yù)知的情況，磁珠不合。0歐電阻相當于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。DDS輸出的正弦信號只有500mVpp,MAX262所需的時鐘信號為TTL電平，因此加入了放大整形電路,為同相放大電路增益A＝1＋R12/R11=10。對給定的偏置電流，這就容許不用通?？赡苡绊懛€(wěn)定性的正反饋或其方法來獲得較大的壓擺率。 電流反饋運放的輸出是電壓，并且它與流出或流入運放的反相輸入端的電流有關(guān)，這由稱為互阻抗(transimpedance)的復(fù)雜函數(shù)Z(s)來表示(圖3－6)。加之具有非常高的壓擺率和基于反饋電阻的可調(diào)節(jié)帶寬，可以獲得與器件的小信號帶寬非常接近的大信號帶寬。圖3－6互阻抗Z(s)降低反饋電阻將提升環(huán)路增益。表3－7 AD811反饋電阻于增益的關(guān)系圖3－8增益為1 可以看到，對增益為1的放大器需要采用600Ω的反饋電阻來獲得最優(yōu)化的性能。這就降低了運放的閉環(huán)互阻抗，并將隨著增益的提高而開始限制帶寬。如果需要更大的電容，可以在電路板上較遠的地方布置電解電容。例如。在電源布線上，最壞的寄生特性是直流電阻和自感，所以電源布線要盡可能地寬。所以一般SCF是由開關(guān)、電容和運放組成。圖 4－1 SCF的基本原理根據(jù)歐姆定律，電壓Vin 加到一個電阻上將產(chǎn)生電流：I=Vin/R (1)現(xiàn)在考慮圖(b)的電路。由方程(3)可寫出電路的等效電阻為： R＝Vin/I=1/( C )*fclk (4)可見等效電阻是C和fclk的函數(shù)，所以改變fclk可改變電阻值。同無源LC濾波器和有源RC濾波器相比，SCF具有以下一些主要特性：(1)SCF為單片集成，體積小，功耗低。SCF的轉(zhuǎn)折頻率取決于電容比和時鐘頻率，雖然精密集成電容不易制造，但電容比則很易控制到小于1％。而且通過改變時鐘頻率可得到頻帶實時可調(diào)的濾波器， 也可得到一個掃頗濾波器。分立電感，電容體積大，精度差，溫度靈敏度高，最易影響濾波器的精度。另外這樣的濾波器設(shè)計周期也較長。SCF集成電路的類型和功能近年來隨著SCF市場需求的增加，生產(chǎn)廠家和產(chǎn)品品種日益增多。此類濾波器在通訊中應(yīng)用廣泛。通用型SCF可進一步分為兩類，預(yù)構(gòu)(Preconfigued)SCF和多用型(UMversa1)SCF。用戶只需提供一個時鐘信號來設(shè)置濾波器的轉(zhuǎn)折頻率。時鐘頻率與轉(zhuǎn)折頻率之比固定為50：1或i00：1。因此僅需在片子上外加一個時鐘源就可濾除信號中的基頻和二次、三次諧波。也即說， 同一塊芯片可用來實現(xiàn)巴特沃斯、切比雪夫或橢圓函數(shù)濾波， 濾波方式可設(shè)計為低通、高通、帶通等。多用型SCF包含了二階節(jié)的有源部分。用戶需要在合適的引腳上加反饋電阻以提供合適的反饋通道。每個二階節(jié)都有低通、高通、帶通、帶限和全通輸出端， 用戶可根據(jù)需要選擇一端作為輸出。③ 引腳編程(Pin Pfogrmmab1e)SCF電阻可編程SCF過去一直是SCF市場的主流產(chǎn)品。在芯片內(nèi)開關(guān)電容排列成一排， 因此用數(shù)字控制的方法可改變開關(guān)電容的并聯(lián)數(shù)目，從而改變等效的反饋電阻值，以政變?yōu)V波器頻率特性。每個器件含兩個二階濾波器，在程序控制下設(shè)置中心頻率f0、品質(zhì)因數(shù)Q和濾波器工作方式。片內(nèi)開關(guān)和電容提供反饋以控制每個濾波器的f0和Q。但這也導(dǎo)致它較 MAX260/MAX261更偏離理想連續(xù)濾波器參數(shù)。GND——模擬地。OSCOUT——與晶體振蕩器或R C振蕩器相連,用于自同步。HPA、HPB——高通、帶阻、全通濾波器輸出端。A0、AAA3——地址輸入端,可用來完成對濾波器工作模式、f0和Q的設(shè)置。在本設(shè)計中，MAX262使用A通道，高通與低通通過固態(tài)繼電器切換：圖 4－3 MAX262設(shè)計原理圖在本設(shè)計中，選取濾波器模塊進行設(shè)置，CLKA連接AD9851所產(chǎn)生的時鐘信號，高低通的切換通過固態(tài)繼電器進行切換。為防止混疊，一般的時鐘與轉(zhuǎn)折頻率之比50。當MAX262設(shè)置為高低通截至頻率為1－20K，1K步進時，AD9851產(chǎn)生的時鐘信號頻率分別為：表 4－4 DDS時鐘頻率低通DDS時鐘頻率高通DDS時鐘頻率1K1K180K2K2K360K3K3K540K4K4K720K5K5K900K6K6K7K7K8K8K9K9K10K10K11K11K12K12K13K13K14K14K15K15K16K16K17K17K18K18K19K19K20K20K由表 4－4可以看出，當設(shè)置為1K的低通濾波時，DDS所產(chǎn)生的時鐘為最低120K，在MAX262內(nèi)部，時鐘信號被二分頻，因此，整個系統(tǒng)的最低時鐘為為60K，因此前置抗混疊濾波器3dB截止頻率設(shè)計為二分之一MAX262采樣時鐘，從實際觀察來看，高通影響較大，從系統(tǒng)全局來設(shè)計，以高通最低時鐘頻率的二分之一來設(shè)計前置抗混疊濾波器，而平滑濾波器設(shè)計為低于100K即可，這樣整個系統(tǒng)的帶寬為40KHz左右。MAX262 芯片的fclk/f0 與編程數(shù)據(jù)F0～F5 對應(yīng)關(guān)系，在系統(tǒng)實現(xiàn)時，可以采用查表的方法獲得編程數(shù)據(jù)。工作模式由編程數(shù)據(jù)M0M1，分別對應(yīng)工作模式3 和4。由表1 可見每個濾波器的工作模式、中心頻率、Q 值所需編程數(shù)據(jù)均需要分8 次寫入MAX262 的內(nèi)部寄存器才能完成設(shè)置。進行新設(shè)置時，首先根據(jù)輸入的鍵值完成對濾波器的選擇，包括濾波器A 和B 的設(shè)置選擇以及相應(yīng)濾波器的類型選擇；然后根據(jù)式（3），由輸入的Q 值計算N2 并轉(zhuǎn)換成二進制編程數(shù)據(jù)Q0～Q6 送片內(nèi)RAM；同時根據(jù)式（1），由輸入的中心頻率f0 值計算N1 并轉(zhuǎn)換為二進制編程數(shù)據(jù)F0～F5 送片內(nèi)RAM。 address=1。 max262_a2=addressamp。0x01。 wr_max262=1。 for(i=0。 //以2進制數(shù)取出fo中心頻率N值每一位 f0_N=1。0x01。//輸入fclk/f0的N值 （地址 ，D1，D0） max262_send_data(1,table_f0_N[1],table_f0_N[0])。 max262_send_data(5,table_Q_N[3],table_Q_N[2])。uint table_f0_N[6]。table_mode[0]=modeamp。0x01。0x01。i++) {table_Q_N[i]=Q_Namp。//選擇模式 （地址00 ，D1，D0） max262_send_data(8,table_mode[1],table_mode[0])。 //輸入Q值 （地址 ，D1，D0） max262_send_data(12,table_Q_N[1],table_Q_N[0])。}MAX262的輸出電壓范圍有限，為了擴大系統(tǒng)的應(yīng)用范圍，設(shè)計中MAX262信號輸出后經(jīng)過電壓放大級，同相增益+10，使得電壓輸出范圍達到了18Vpp。128*64內(nèi)部使用了ST7920作為驅(qū)動芯片。采用串行的輸入方式，可以節(jié)省單片機IO口。61板的主要特點是：簡單、易學(xué)、實用。SPCE061A單片機內(nèi)部集成了模/數(shù)轉(zhuǎn)換器（ADC）、數(shù)/模轉(zhuǎn)換器（DAC）、32KB FLASH和2KB SRAM以及液晶驅(qū)動器。放大器固定增益設(shè)置為40dB，信號發(fā)生器產(chǎn)生100Hz－30KHz的連續(xù)掃頻信號，理論上可知，當輸出電壓Vpp = ，信號發(fā)生器的頻率即為－3dB截止頻率。并在實驗室對各類濾波器進行實驗和觀察，同時查詢各類資料，加深了理論。只要學(xué)習(xí)就會有更多的問題，有更多的難點，但也會有更多的收獲。extern uint select_num。 //按鍵成功標志uint keyval。extern uint filter_flag。extern uint height[15]。 *P_IOA_Dir=0xff7f。 *P_IOB_Attrib=0xe1fb。 drive_MAX531(1500)。 //光標不閃爍 LCM_Write_Comm(0x01)。 if(flag==1) { flag=0。 //掃頻標志清零 switch(keyval) { case return_val : dis_flag=1。 //輸入數(shù)據(jù)加函數(shù) break。 //刷新標志 enter()。 system_carte()。 39。 if(high_mid_low==1||high_mid_low==3) IOA8=0。 } } } return 0。 switch(temp) { case 1:frq=120000。 case 3:frq=360000。 case 5:frq=600000。 case 7:frq=840000。 case 9:frq=1080000。 case 11:frq=1320000。 case 13:frq=1560000。 case 15:frq=1800000。 case 17:frq=2040000。 case 19:frq=2280000。 default :break。 } if(high_mid_low==2) { driver_filterA_max262(2,63,64)。break。break。break。break。break。break。break。break。break。break。 } *P_Watchdog_Clear=0x0