【正文】 的優(yōu)先性以及搶答電路的準確性。圖33可預置時間的定時電路設計圖。②當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。同時，在定時時間未到時，則定時到信號為 1，門G2的輸出 =0，使 74LS148處于正常工作狀態(tài)，從而實現功能①的要求。集成單穩(wěn)觸發(fā)器74LS121用于控制報警電路及發(fā)聲的時間。根據2Q，3Q，4Q的輸出，譯碼器將顯示第一個按下鍵的選手號碼。搶答器部分仿真如下，當主持人按下開關可實現清零，再次按下開關開始搶答，如選手1按下，數碼管顯示1并且其他選手無法再次搶答。在時間未到時，BO2一直到是輸出正脈沖，除非最后變成00時，才會輸出負脈沖，這就可以作為定時到的信號，如果是時間到了，輸出是零，時間不到，輸出是1。圖43 555電路構成的多諧振蕩器該報警電路有555定時器和三極管構成，有555定時器構成一個多諧振蕩器，其輸出信號可以經三極管推動揚聲器。圖八的工作原理是：主持人控制開關從清除位置撥到開始位置時，來自于圖六中的74LS279的輸出 1Q=0，經G3反相， A＝1，則時鐘信號CP能夠加到74LS192的CP時鐘輸入端，定時電路進行遞減計時。同時， 門G1處于關門狀態(tài)，封鎖 CP信號，使定時電路保持00狀態(tài)不變，從而實現功能③的要求。 圖46報警電路調試圖該報警電路有555定時器和三極管構成，有555定時器構成一個多諧振蕩器，其輸出信號可以經三極管推動揚聲器。圖46整體電路調試圖整體仿真圖如圖46，可實現如下功能：接通電源后，主持人將開關撥到清除狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置開始狀態(tài)，宣布開始搶答器工作。如果再次搶答必須由主持人再次操作清除和開始狀態(tài)開關。其后有搶答者搶答，都是無效的。555定時器產生的脈沖30秒到開關74LS148芯片端被置一I圖52定時電路波形仿真Ⅱ有選手搶答74LS192計數脈沖停止圖53搶答電路波形仿真Ⅱ芯片接收脈沖芯片使能端接收信號Ⅰ 總體電路波形仿真在Ⅰ時刻，控制開關由“清零”端撥向“開始”端，芯片處于工作狀態(tài)，芯片開始倒計時。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做數電課程設計，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。加深了我們對組合邏輯電路與時序邏輯電路的認識，進一步增進了對一些常見邏輯器件的了解。優(yōu)先編碼器既在同一時間內，當有多個輸入信號請求編碼時，只對優(yōu)先級別高的信號進行編碼的邏輯電路，稱為優(yōu)先編碼器。圖81(a)是其功能簡圖，圖81(b)是管腳引線圖，表81是其真值表。為優(yōu)先編碼輸出端，在＝0而~的其中之一有信號時，＝0。把輸入的二—十進制代碼轉換成十進制數碼各段驅動信號的電路稱為顯示譯碼器。表82七段顯示譯碼器的真值表十進制 輸 入 輸 出或功能 O l2345678 9 101112131415 ll11 1 1 1l 1lll1ll11φφφφφφφφφφφφφφφ0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 11 0 0 01 0 0 11 0 1 0l 0 1 11 1 0 01 1 0 1l 1 1 0l l l l1 l1 lllll111l 1l11 1 l 1 1 l 1 0 0 1 l O 0 0 01 1 0 1 1 0 ll l l l 0 0 l0 l l 0 0 l l1 0 l 1 0 l l0 0 1 1 1 1 11 1 1 0 0 0 0l l l l l l ll 1 l 0 0 l l0 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 1l 0 0 1 0 l l O 0 0 1 1 1 10 0 0 0 0 0 0 消隱脈沖消隱燈測試φ 10 φ 0φφ φ φ φ0 0 0 0φ φ φ φ 0 0l0 0 0 0 0 0 0 0 0 0 0 0 0 0 l l 1 l l l 1根據白哦82七段顯示譯碼器74LS48的真值表，簡單介紹三個功能端，和的工作情況。為消隱輸入，當=0時，無論及輸入為何值，所有各段輸出均為低電平，顯示器處于熄滅狀態(tài)。將滅零輸入端與滅零輸出端配合使用，很容易實現多位數碼顯示系統(tǒng)的滅零控制。： 是異步清零端，且高電平有效。是進位端，是借位端。圖中、分別是加計數、減計數的時鐘脈沖輸入端（上升沿有效）。由74LS192構成的二十進制遞減計數器，其預置數為N=（00110000）= (30)10。一般用雙極性工藝制作的稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應的雙定時器 556/7556。555 定時器的內部電路框圖和外引腳排列圖分別如圖 85 和圖 84 所示。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。26