八路搶答器設(shè)計仿真課程設(shè)計-預(yù)覽頁
【正文】 搶答按鍵按下時（如按下S5），74LS148的輸出經(jīng)RS鎖存后，CTR=1,RBO =1,七段顯示電路74LS48處于工作狀態(tài)，4Q3Q2Q=101,經(jīng)譯碼顯示為“5”。如圖3所示為搶答電路圖。拓展電路完成定時搶答功能。使用FPGA設(shè)計搶答器使電路高度集成，運行速度快。鍵盤輸入電路：用33 矩陣鍵盤組成3 個組共9 個人的搶答按鈕。8路搶答輸入信號由8個按鍵控制，程序一直判斷是否有按鍵按下，若沒有按鍵按下則循環(huán)判斷；直到有按鍵按下后，立即把通過按鍵輸入的信號儲存起來然后對8路輸入信號進(jìn)行逐位掃描判斷，最后根據(jù)掃描結(jié)果轉(zhuǎn)入查表程序取數(shù)并通過數(shù)碼管顯示輸出結(jié)果，同時發(fā)光二極管亮起,表示搶答成功。這時輸出數(shù)據(jù)可以得到鎖存，不需外接專用鎖存器。該搶答器不僅具有智能化的特點，同時采用數(shù)字式顯示顯得很直觀，使得運用范圍較廣且很方便。其中數(shù)字搶答電路包括了編碼電路和鎖存電路，實現(xiàn)了對信號編碼和鎖存的功能，防止二次搶答的問題；譯碼顯示電路能將搶答到的選手編號直觀地顯示出來；在定時電路中，主持人可通過時間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時間，且系統(tǒng)將完成自動倒計時；報警電路則起到聲報警功能，當(dāng)在規(guī)定的時間內(nèi)無人搶答時，系統(tǒng)中的蜂鳴器將發(fā)出警報聲，提示主持人本輪搶答無效，實現(xiàn)報警功能；秒脈沖產(chǎn)生電路用于為定時電路提供一個頻率為1Hz的標(biāo)準(zhǔn)時鐘信號。在AT89S52不帶片外存儲器時，P1口可作為通用I /O口使用， ～。 軟件部分設(shè)計原理根據(jù)本文的電路求出要顯示不同路數(shù)的數(shù)字所需的編碼，將它們存在一個表中待用時取出。FPGA 最小系統(tǒng)電路：FPGA 正常工作時的基本電路，由時鐘和復(fù)位電路組成。報警及相關(guān)信息顯示：蜂鳴器電路和LED 燈顯示相關(guān)狀態(tài)信息指示電路。主體電路完成基本強大功能，即開始搶答當(dāng)選手按搶答按鈕時，能顯示選手的編號，同時能封鎖輸入電路。經(jīng)過綜合分析，我決定使用第三種方案作為我的設(shè)計方案。工作過程：開關(guān)S置于清除端時，RS觸發(fā)器的 R、S端均為0，4個觸發(fā)器輸出置0，使74LS148的優(yōu)先編碼工作標(biāo)志端＝0，使之處于工作狀態(tài)。如有再次搶答需由主持人將S開關(guān)重新置“清除”然后再進(jìn)行下一輪搶答。兩塊74LS192實現(xiàn)減法計數(shù)，通過譯碼電路74LS48顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。其輸出信號經(jīng)三極管驅(qū)動揚聲器。若有一隊搶答，則CTR輸出高電平，經(jīng)過非門變?yōu)榈碗娖剑怄i兩個與非門，使脈沖信號不能輸入，計時停止；搶答器輸入使能端被封鎖，無法再搶答。定時電路采用74ls192，接成減數(shù)計數(shù)。其他功能滿足要求。電路中加入了一個非門，是為了讓搶答后，計數(shù)立即停止，不會因為脈沖多計一個數(shù)。 定時電路開關(guān)閉合時置數(shù)30，開關(guān)打開時開始倒數(shù)計時，到00后停止。但此電路只是在仿真上成功，在實際制作時可能還會遇到其他問題，需要進(jìn)一步解決。無論是對設(shè)計方法的掌握，還是對仿真軟件的學(xué)習(xí)，都有了一定得提高，同時，此次課程設(shè)計也讓我發(fā)現(xiàn)了自身存在的一些知識漏洞和動手能力的缺乏。測試》，2005 寇戈等.《模擬電路與數(shù)字電路》.電子工業(yè)出版社，2004閻石.《數(shù)字電子計數(shù)基礎(chǔ)》.高等教育出版社，1998孫梅生.《電子技術(shù)基礎(chǔ)課程設(shè)計》.高等教育出版社，2005 附錄元件清單 22
試題試卷相關(guān)推薦
鄂ICP備17016276號-1