【正文】 unter由 Intel 公司的 80c51 系列單片機(jī)被公認(rèn)為 8 位機(jī)的工業(yè)標(biāo)準(zhǔn)，因此，使用 FPGA 模擬實(shí)現(xiàn) 8051 單片機(jī)及其外設(shè)的功能便成為大規(guī)模復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)中的重要課題。 then the principle of the 8051 introduction and analysis。另外集成電路（IC）技術(shù)在微電子領(lǐng)域中占有重要的地位。 EDA 在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路設(shè)計(jì)制造技術(shù)，IC 版圖設(shè)計(jì)技術(shù)，ASIC 測試和封裝技術(shù)，F(xiàn)PGA、CPLD 編程編程下載技術(shù)、自動(dòng)測試技術(shù)等；正是因?yàn)?EDA 技術(shù)豐富的內(nèi)容以及與電子技術(shù)各學(xué)科領(lǐng)域的相關(guān)性，其發(fā)展的歷程同大規(guī)模集成電路設(shè)計(jì)、計(jì)算機(jī)輔助教程、可編程邏輯器件，以及電子設(shè)計(jì)技術(shù)和工藝的發(fā)展是同步的。 CAE 階段（20 世紀(jì) 80 年代初期—20 世紀(jì) 90 年代初期） CAE（Computer Aided Engineering）是在 CAD 的工具逐步完善的基礎(chǔ)上展起來的，尤其是人們在設(shè)計(jì)方法學(xué)、設(shè)計(jì)工具集成化方面取得了長足的進(jìn)步，可以利用計(jì)算機(jī)作為單點(diǎn)設(shè)計(jì)工具，并建立各種設(shè)計(jì)單元庫，開始用計(jì)算機(jī)將許多單點(diǎn)工具集成在一起使用，大大提高了工作效率。邏輯綜合就是對不同層次和不同形式的設(shè)計(jì)描述進(jìn)行轉(zhuǎn)換，通過綜合算法，以具體的工藝背景實(shí)現(xiàn)高層目標(biāo)所規(guī)定的優(yōu)化設(shè)計(jì)，通過設(shè)計(jì)綜合工具，可將電子系統(tǒng)的高層行為描述轉(zhuǎn)換到低層硬件描述和確定的物理實(shí)現(xiàn)，使設(shè)計(jì)人員無須直接面對低層電路，不必了解具體的邏輯器件，從而把精力集中到系統(tǒng)行為建摸和算法設(shè)計(jì)上。它們多應(yīng)用于 FPGA/CPLD/EPLD 的設(shè)計(jì)中。協(xié)同驗(yàn)證彌補(bǔ)了硬件設(shè)計(jì)和軟件設(shè)計(jì)流程之間的空隙，保證了軟硬件之間的同步協(xié)調(diào)工作。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。 PAL 由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門的輸．出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。 在 PAL 的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯GAL (Generic Array Logic)，如 GAL16V8,GAL22V10 等。 Altera 和 Xilinx 分別推出了類似于 PAL 結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的 FPGA(Field Programmable Gate Array)，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。 FPGA／ CPLD 概述FPGA(現(xiàn)場可編程門陣列)與 CPLD(復(fù)雜可編程邏輯器件)都是可編程邏輯器件，它們是在 PAL,GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件?？梢灾v Altera 和 Xilinx共同決定了 PLD 技術(shù)的發(fā)展方向。連線資源：由各種長度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。所以， FPGA／CPLD 的資金投入小，節(jié)省了許多潛在的花費(fèi)。 當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出 FPGA／CPLD 的優(yōu)勢。FPGA(現(xiàn)場可編程門陣列)與 CPLD(復(fù)雜可編程邏輯器件)都是可編程邏輯器件，它們是在 PAL,GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的?！纹瑱C(jī)自 20 世紀(jì) 80 年代引入我國以來，學(xué)習(xí)和應(yīng)用單片機(jī)的熱潮始終不減，特別是 MCS51 系列。但是，單片機(jī)的缺點(diǎn)也是有目共睹：首先是速度低。而當(dāng)前流行的復(fù)雜 PLD 器件 FPGA/CPLD,不但克服了單片機(jī)的缺點(diǎn)，而且由于可采用 HDL 等硬件描述語言編程，進(jìn)一步打破了軟硬件工程師的界限，加速了產(chǎn)品的開發(fā)過程，使純數(shù)字電路的設(shè)計(jì)變得簡單，人們甚至討論用 C 語言作為下一代硬件描述語言。PLD器件取代單片機(jī)是早晚的事?！? 單片機(jī)原理與分析單片微型計(jì)算機(jī)簡稱單片機(jī)，是典型的嵌入式微控制器（Microcontroller Unit） ，單片機(jī)是一種集成在電路芯片，是采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的中央處理器 CPU 隨機(jī)存儲(chǔ)器 RAM、 只讀存儲(chǔ)器 ROM、多種 I/O 口和中斷系統(tǒng)、定時(shí)器/計(jì)時(shí)器等功能（可能還包括顯示驅(qū)動(dòng)電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、 A/D 轉(zhuǎn)換器等電路）集成到一塊硅片上構(gòu)成的一個(gè)小而完善的計(jì)算機(jī)系統(tǒng)。8051 內(nèi)部結(jié)構(gòu)如圖 21　 CPU 結(jié)構(gòu)圖 單片機(jī)內(nèi)部 CPU 結(jié)構(gòu)圖8051 內(nèi)部 CPU 是一個(gè)字長為八位二進(jìn)制的中央處理單元，也就是說它對數(shù)據(jù)的處理是按字節(jié)為單位進(jìn)行的。 80C51 的 ALU 功能極強(qiáng)，既可實(shí)現(xiàn) 8 位數(shù)據(jù)的加、減、乘、除算術(shù)運(yùn)算和與、或、異或、循環(huán)、求補(bǔ)等邏輯運(yùn)算，同時(shí)還具有一般微處理器所不具備的位處理功能。但為了提高 RAM 地 址 寄 存 器 寄 存 器 RAM 128B RAM 程 序 地 址 寄 存 器 P0驅(qū) 動(dòng) 器 P2鎖 存 器 P2驅(qū) 動(dòng) 器 P1鎖 存 器 暫 存 器 2 B寄 存 器 4KB ROM 暫 存 器 1 ACC SP P0鎖 存 器 PC PC增 1 緩 沖 器 P3鎖 存 器 OSC 中 斷 、 串 行 口 及 定 時(shí) 器 PSW ALU DPTR P1驅(qū) 動(dòng) 器 P3驅(qū) 動(dòng) 器 XTAL1 XTAL2 ～ ～ ～ ～ RST ALE VCC VSS 定時(shí)控制 指令譯碼器 指令寄存器 PSEN EA 　實(shí)時(shí)性，80C51 的一些指令的操作可以不經(jīng)過累加器 ACC，如內(nèi)部 RAM 單元到寄存器的傳送和一些邏輯操作。它作為 ALU 的數(shù)據(jù)輸入源，向 ALU 提供操作數(shù)。 程序計(jì)數(shù)器 PC 是一個(gè) 16 位的計(jì)數(shù)器 （注：PC 不屬于特殊功能寄存器 SFR 的范疇） 。只有在執(zhí)行轉(zhuǎn)移、子程序調(diào)用指令和中斷響應(yīng)時(shí)例外，那時(shí) PC 的內(nèi)容不再加 1，而是由指令或中斷響應(yīng)過程自動(dòng)給 PC 置入新的地址。指令內(nèi)容含操作碼和地址碼，操作碼送往指令譯碼器 ID ，并形成相應(yīng)指令的微操作信號。 80C51 的片內(nèi)存儲(chǔ)器80C51 單片機(jī)的片內(nèi)存儲(chǔ)器與一般微機(jī)的存儲(chǔ)器的配置不同。增強(qiáng)型單片機(jī)片內(nèi)程序存儲(chǔ)器容量為 8KB，地址范圍是 0000H～1FFFH。然后是 80 個(gè)單元的通用數(shù)據(jù)緩沖區(qū)。 80C51 的 I/O 口及功能單元80C51 單片機(jī)有 4 個(gè) 8 位的并行口，即 P0～P3。80C51 單片機(jī)內(nèi)部集成有 2 個(gè) 16 位的定時(shí)/計(jì)數(shù)器（增強(qiáng)型單片機(jī)有 3 個(gè)定時(shí)/計(jì)數(shù)器） 。增強(qiáng)型單片機(jī)的 SFR 有 26B 單元，所增加的 5 個(gè)單元均與定時(shí)/計(jì)數(shù)器 2 相關(guān)。TH0、TL0、TH1 和 TL1 均為 SFR 特殊功能寄存器中的一個(gè)，用戶可以通過指令對它們存取數(shù)據(jù)。T0 和 T1 有兩個(gè)八位的特殊功能寄存器：一個(gè)稱為定時(shí)器方式選擇寄存器 TMOD，用于確定定時(shí)器還是計(jì)數(shù)器工作模式；另一個(gè)叫定時(shí)器控制寄存器 TCON,可以決定定時(shí)器或計(jì)數(shù)器的啟動(dòng)、停止以及進(jìn)行中斷控制。中斷源是指能產(chǎn)生中斷請求信號的源泉。內(nèi)部中斷源 T0 和 T1的兩個(gè)中斷是在它們從全“1”變?yōu)槿?”溢出時(shí)自動(dòng)向中斷系統(tǒng)提出的，內(nèi)部串行口中斷源的中斷請求是在串行口每發(fā)送完一個(gè)八位二進(jìn)制數(shù)據(jù)或接收到一組輸入 8 位數(shù)據(jù)后自動(dòng)向中斷系統(tǒng)提出的。取指令階段簡稱取指階段，單片機(jī)在這個(gè)階段里可以把程序計(jì)數(shù)器 PC 中的值送到程序存儲(chǔ)器，并從中取出需要執(zhí)行指令的操作碼和操作數(shù)。按照指令字節(jié)數(shù)和機(jī)器周期數(shù)，8051 的 111 條指令可分為六類，分別對應(yīng)于六種基本時(shí)序。機(jī)器在 ALE 第一次有效(S2P1)時(shí)從 ROM中讀出指令碼，把它送到指令寄存器 IR，接著開始執(zhí)行。3． 單字節(jié)雙周期指令時(shí)序這類指令執(zhí)行時(shí)，CPU 在第一機(jī)器周期 S1 期間從程序存儲(chǔ)器 ROM 中讀出指令操作碼，經(jīng)譯碼后便知道是單字節(jié)雙周期指令，故控制器自動(dòng)封鎖后面的連續(xù)三次讀操作，并在第二機(jī)器周期的 S6P2 時(shí)完成指令的執(zhí)行。此外，與 VHDL 的其它描述方式相比，狀態(tài)機(jī)的 VHDL 表述豐富多樣，程序?qū)哟畏置?，結(jié)構(gòu)清晰，易讀易懂；在排錯(cuò)、修改和模塊移植方面也有其獨(dú)到的特點(diǎn)。而不論哪種狀態(tài)機(jī)，其對于狀態(tài)的編碼方式有如下常用的三種方式：二進(jìn)制編碼、格雷碼編碼和獨(dú)熱碼編碼。所以對于未使用狀態(tài)，在對符號狀態(tài)機(jī)和編碼狀態(tài)機(jī)進(jìn)行綜合時(shí)有不同的處理方法。由圖 421 可知，控制單元由兩個(gè)模塊組成:control_fsm模塊和 control_mem 模塊，其主要的設(shè)計(jì)方法為有限狀態(tài)機(jī)的設(shè)計(jì)，通過狀態(tài)的轉(zhuǎn)換而產(chǎn)生相應(yīng)的微操作信號，進(jìn)而實(shí)現(xiàn)相應(yīng)的指令的執(zhí)行。Control 模塊主要是狀態(tài)機(jī)的利用，各種狀態(tài)之間的轉(zhuǎn)換，在 control 這部分中的結(jié)構(gòu)體 rtl 包含了兩個(gè)進(jìn)程。執(zhí)行一個(gè)指令的所有狀態(tài)是完成指令的必要步驟。這就是從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài)的狀態(tài)機(jī)方法。在下一個(gè)時(shí)鐘沿，狀態(tài)機(jī)將前進(jìn)到reset2 態(tài)。在 reset4 期間，outreg 的值被復(fù)制到protr 寄存器和 addrreg 寄存器，狀態(tài)機(jī)前進(jìn)到狀態(tài) 5，設(shè)置輸出信號 RW（讀寫）為 0（讀模式） ，信號 VMA（有效存儲(chǔ)器地址）為 mem 輸出0 號地址中的數(shù)據(jù)到數(shù)據(jù)總線上，狀態(tài)機(jī)前進(jìn)到 reset6，根據(jù)存儲(chǔ)器中準(zhǔn)備好信號的值,或者保持 reset6 狀態(tài)，或者把存儲(chǔ)器的數(shù)據(jù)值寫到 instrreg 寄存器，然后轉(zhuǎn)到 execute 狀態(tài)。use 。constant st2 :state :=”00100”。 圖 Ccontrol 部分仿真圖　4 存儲(chǔ)器模塊的 VHDL 語言實(shí)現(xiàn) RAM 單元的設(shè)計(jì)實(shí)現(xiàn)RAM 存儲(chǔ)器可以用來存儲(chǔ)實(shí)時(shí)數(shù)據(jù)、中間結(jié)果、最終結(jié)果或作為程序的堆棧區(qū)使用。圖是 RAM 單元外形框圖。　 圖 RAM 結(jié)構(gòu)圖 ROM 單元的設(shè)計(jì)實(shí)現(xiàn)ROM 存儲(chǔ)器主要用來存儲(chǔ)固定程序、常數(shù)和表格。 圖 ROM 結(jié)構(gòu)圖　5 結(jié) 論本文在介紹了 EDA 技術(shù)和 FPGA 器件的發(fā)展概況以及對 Intel8051 單片機(jī)的原理和結(jié)構(gòu)介紹和分析的基礎(chǔ)上，主要對使用 EDA 技術(shù)和 FPGA 器件進(jìn)行 8051 單片機(jī)的內(nèi)部 CPU 模塊的 control 以及外部存儲(chǔ) rom 和內(nèi)部 ram 的設(shè)計(jì)以及研究。一方面可以便于設(shè)計(jì)的修改和升級；另一方面也易于使設(shè)計(jì)轉(zhuǎn)化為 ASIC 設(shè)計(jì)。從論文的選題到課題的關(guān)鍵性研究，以及論文的撰寫與修改，都自始至終得到了導(dǎo)師的親切關(guān)懷和悉心指導(dǎo)。在論文的實(shí)現(xiàn)過程中，他也給予了我很多指導(dǎo)性建議，對我有很大的幫助和啟發(fā)。謹(jǐn)以此文獻(xiàn)給所有關(guān)心、愛護(hù)和幫助過我的人們！　附 錄電子信息科學(xué)與技術(shù) 于濤library IEEE。 instrReg : in bit16。 pSel : out t_p。 architecture rtl of control is signal current_state, next_state : state。039。039。 aluSel = alupass。 opRegWr = 39。 regSel = 000。039。039。 when reset2 = aluSel=zero。 next_state=reset3。 when reset4 = outRegRd=39。 progCntrWr=39。 next_state=reset5。039。 rw=39。 then instrWr=39。 end if。139。139。139。 when 00100 = progtrRd=39。 next_state=loadI2。 shiftsel=shftpass。139。139。 when others =next_state = incPc。139。 when load3 = vma = 39。 next_state = load4。039。 next_state = incPc。 addrregWr = 39。 regRd = 39。 regRd = 39。 rw = 39。 regRd = 39。 outRegWr = 39。139。 regSel = instrReg(2 downto 0)。 when loadI2 = progtrRd = 39。 outregWr = 39。139。 progtrWr=39。 next_state=loadI5。039。 rw = 39。 then regSel = instrReg(2 downt