基于cpld的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)畢業(yè)設(shè)計(jì)論文-預(yù)覽頁
【正文】 床、航天測控設(shè)備等方面。 CPLD基本結(jié)構(gòu)經(jīng)過幾十年的發(fā)展，許多公司都開發(fā)出了CPLD可編程邏輯器件。 VHDL設(shè)計(jì)優(yōu)點(diǎn)第一，它是可以用來描述邏輯設(shè)計(jì)的結(jié)構(gòu)，比如邏輯設(shè)計(jì)中有多少個(gè)子邏輯，而這些子邏輯又是如何連接的。VHDL調(diào)試的過程是相當(dāng)靈活的：一方面可以使用傳統(tǒng)的調(diào)試方法；另一方面，可以使用一些VHDL原碼調(diào)試器，這類調(diào)試器可以大大加快VHDL程序調(diào)試的速度 [5]。系統(tǒng)接收到start信號后，首先把部分寄存器賦值，總費(fèi)用不變，單價(jià)price寄存器通過對總費(fèi)用的判斷后賦為3元。計(jì)程模塊：由于一個(gè)clkout信號代表行進(jìn)100m，故通過對clkout計(jì)數(shù)，可以獲得共行進(jìn)的距離kmcount。當(dāng)時(shí)間達(dá)到足夠長時(shí)產(chǎn)生timecount脈沖，并重新計(jì)時(shí)。當(dāng)其為1時(shí)，則在總費(fèi)用上加上相應(yīng)的費(fèi)用。圖32 速度模塊框圖 計(jì)程模塊此模塊主要用于記錄行進(jìn)的距離，其模塊框圖如圖33所示。圖33 計(jì)程模塊框圖 計(jì)時(shí)模塊速度模塊主要用于計(jì)時(shí)收費(fèi)，記錄計(jì)程車速度為0的時(shí)間（如等待紅燈），其模塊框圖如圖34所示。Kmmoney1用于產(chǎn)生enable和price信號。當(dāng)時(shí)間達(dá)到足夠長時(shí)，產(chǎn)生timecount脈沖，并重新計(jì)時(shí)。硬件電路由CycloneⅡ電路板組成，clk為時(shí)鐘周期信號，由試驗(yàn)箱產(chǎn)生，start/stop是啟動(dòng)停止按鍵電路，reset為自動(dòng)清零電路。 啟動(dòng)/停止按鍵電路如圖42所示，采用雙刀雙路開關(guān)，一路開關(guān)用于清零部分，由于顯示部分特殊要求，即計(jì)費(fèi)停止后屏幕上仍然要保持計(jì)費(fèi)的所有信息，只有當(dāng)下次計(jì)費(fèi)啟動(dòng)時(shí)才清零從新開始計(jì)費(fèi)。圖42啟動(dòng)/停止按鍵電路 自動(dòng)清零部分由于顯示部分的特殊要求，即計(jì)費(fèi)停止后屏幕上仍然要保持計(jì)費(fèi)的所有信息，只有當(dāng)下次計(jì)費(fèi)啟動(dòng)時(shí)才清零從新開始計(jì)費(fèi)。如圖43所示。該模塊根據(jù)出租車所處的運(yùn)行狀態(tài)和不同的形式速度，對相應(yīng)數(shù)目的時(shí)鐘周期進(jìn)行計(jì)數(shù)，車每行駛100m時(shí)輸出信號clkout輸出高電平。預(yù)設(shè)1000個(gè)時(shí)鐘周期為20s，對時(shí)鐘周期進(jìn)行計(jì)數(shù)，每計(jì)1000個(gè)時(shí)鐘周期輸出高電平，指示計(jì)時(shí)20秒。利用QuartusⅡ，并在CycloneⅡ型可編程數(shù)字實(shí)現(xiàn)系統(tǒng)上實(shí)現(xiàn)了該控制。由于本人在經(jīng)驗(yàn)水平上的欠缺，設(shè)計(jì)中可能存在很多不足，請各位老師予以指證！近年來，CPLD在通信、控制、數(shù)據(jù)計(jì)算等領(lǐng)域得到了廣泛的應(yīng)用，利用CPLD來設(shè)計(jì)電子產(chǎn)品可減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本；縮短了上市時(shí)間；通過在系統(tǒng)編程、遠(yuǎn)程在線重構(gòu)等技術(shù)降低維護(hù)升級成本。邵老師淵博的知識、嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和誨人不倦的精神永遠(yuǎn)是我學(xué)習(xí)的榜樣。use 。 stop :in std_logic。architecture rtl of speed isbegin process(clk,reset,start,stop,sp) 敏感信號發(fā)生變化時(shí)，啟動(dòng)進(jìn)程 type state_type is(s0,s1)。begin case sp is 速度選擇 when000=kinside:=0。 第三檔 when100=kinside:=16。 第七檔 end case。 elsif clk39。 clkout=39。then s_state:=s1。039。 相當(dāng)于無客上車 elsif sp=000then s_state:=s1。 s_state:=s1。 end case。1)Times模塊library ieee。 reset:in std_logic。 timecount:out std_logic )。 variable waittime:integer range 0 to 1000。 elsif(clk39。 timecount=39。then t_state:=t1。 else waittime:=0。 等待時(shí)間加1 timecount=39。 產(chǎn)生一個(gè)時(shí)間計(jì)費(fèi)脈沖 waittime:=0。 elsif sp=000then t_state:=t2。 end if。end rtl。entity kilometers is port( 定義輸入輸出端口 clkout,reset:in std_logic。end kilometers。then 復(fù)位清零 km_reg:=000000000000。then 時(shí)鐘上升沿到達(dá)時(shí)進(jìn)行計(jì)程 if km_reg(3 downto 0)=1001then 對應(yīng)里程十分位 km_reg:=km_reg+0111。 kmt1=km_reg(3 downto 0)。end rtl。entity kmmoney is port( 定義輸入輸出端口 clk :in std_logic。 kmt2 :in std_logic_vector(3 downto 0)。 count3 :out std_logic_vector(3 downto 0) )。signal enable:std_logic。 if(kmt2=0011)OR(kmt3=0001)then enable=39。 end if。 begin if reset=39。event and clk=39。then reg2:=cash。 end if。139。 reg2:=cash。 else cash=reg2。 else 對時(shí)鐘計(jì)數(shù) clkout_t:=clkout_t+1。 end process。 總費(fèi)用的百位end rtl。 reset :in std_logic。 kmt1:out std_logic_vector(3 downto 0)。 count2:out std_logic_vector(3 downto 0)。 reset:in std_logic。 clkout:out std_logic )。 start:in std_logic。end ponent times。 kmt3:out std_logic_vector(3 downto 0) )。 timecount:in std_logic。 count1 :out std_logic_vector(3 downto 0)。signal clktmp :std_logic。begin 使用定義的例化模塊U1:speed PORT MAP(clk,reset,start,stop,sp,clktmp)。kmt2=kmtm
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1