基于fpga的開關(guān)磁阻電機(jī)調(diào)速系統(tǒng)設(shè)計(jì)-預(yù)覽頁(yè)
【正文】 SP,FPGA等器件。在本設(shè)計(jì)中所需要是四相不對(duì)稱半橋，所以只需要連接TX21,TX11和TX41，TX31就能組成四相不對(duì)稱半橋。此外M57962L還具有過壓保護(hù)功能。由于光耦合器輸入輸出間互相隔離，電信號(hào)傳輸具有單向性等特點(diǎn)，因而具有良好的電絕緣能力和抗干擾能力。，通過隔離得到5V的高電平輸出PWM波，從而驅(qū)動(dòng)IGBT的驅(qū)動(dòng)芯片。圖8 基于SOPC的嵌入式系統(tǒng)結(jié)構(gòu)、FPGA的NIOS處理器的定制本設(shè)計(jì)系統(tǒng)主要應(yīng)用到Altera公司的FPGA芯片EP3C40F484C8內(nèi)部所嵌入的NIOS ii軟核CPU、定時(shí)器2個(gè)、鎖相環(huán)（PLL）、PIO口、RAM和ROM幾個(gè)模塊，其中NIOS與FPGA內(nèi)部電路進(jìn)行數(shù)據(jù)交換的主要是PIO口，通過PIO口可以控制PWM模塊的使能及輸出，讀取速度計(jì)算電路模塊的計(jì)算結(jié)果，PID調(diào)節(jié)的信號(hào)的輸入等。（2）PWM電路模塊的工作時(shí)鐘頻率c1。其原理是：三角波發(fā)生器的值小于比較值時(shí)，輸出低電平，高于比較值時(shí)輸出高電平，如圖所示。 調(diào)節(jié)PWM波的占空比是電機(jī)調(diào)速的重要手段，若比較寄存器的值逐漸增大，輸出脈沖的開啟時(shí)間變大，PWM占空比逐漸變大，功率器件輸出給電機(jī)電樞的能量增加，電機(jī)加速；若比較寄存器的值減小，輸出脈沖的開啟時(shí)間變小，PWM占空比逐漸變小，功率器件輸出給電機(jī)電樞的能量減少，電機(jī)減速。當(dāng)執(zhí)行機(jī)構(gòu)需要的控制量是增量，而不是位置量的絕對(duì)數(shù)值時(shí)，可以使用增量式PID控制算法進(jìn)行控制。本系統(tǒng)利用一個(gè)減法器，實(shí)現(xiàn)誤差值的求取，采用三個(gè)乘法器實(shí)現(xiàn)公式當(dāng)中的乘法，再利用一個(gè)加法器相加，最終得到計(jì)算結(jié)果，在通過一個(gè)比較器，當(dāng)計(jì)算結(jié)果大于0時(shí)輸出高電平，計(jì)算結(jié)果小于0時(shí)，輸出一個(gè)低電平，在NIOS當(dāng)中讀取該電平的狀態(tài)，根據(jù)該狀態(tài)值增加或者減小PWM脈沖寬度的值，達(dá)到脈寬調(diào)制的效果。/360176。同樣，通過計(jì)算可以得到，故等式的分子可選19位全1的數(shù)據(jù)。倍頻信號(hào)高電平期間使能計(jì)數(shù)器，對(duì)固定頻率的時(shí)鐘進(jìn)行計(jì)數(shù)，低電平期間進(jìn)行速度值的計(jì)算（除法運(yùn)算），最后得到速度值。由電機(jī)結(jié)構(gòu)決定，電機(jī)每轉(zhuǎn)動(dòng)一圈，進(jìn)24次中斷。在調(diào)試函數(shù)過程中，出現(xiàn)的誤差相對(duì)較大并且不穩(wěn)定，為此，在對(duì)讀取的15組數(shù)據(jù)當(dāng)中，首先進(jìn)行一個(gè)排序處理，按照讀取速度值的大小，從小到大依次排序。此函數(shù)是電機(jī)運(yùn)轉(zhuǎn)的重要函數(shù)。機(jī)械制動(dòng)是通過機(jī)械裝置來卡住電機(jī)主軸使其減速，如電磁抱閘、電磁離合器等電磁鐵制動(dòng)。交流電機(jī)制動(dòng)采用改變相序的方法產(chǎn)生反向轉(zhuǎn)矩，原理類似。（4）能量回饋制動(dòng)：當(dāng)采用有源逆變技術(shù)控制電機(jī)時(shí)，將制動(dòng)時(shí)再生電能逆變?yōu)榕c電網(wǎng)同頻率同相位的交流電回送電網(wǎng)，并將電能消耗在電網(wǎng)上從而實(shí)現(xiàn)制動(dòng)。如圖所示：圖25 PWM調(diào)節(jié)函數(shù)（三）實(shí)物設(shè)計(jì)圖電機(jī)轉(zhuǎn)速動(dòng)態(tài)顯示 IGBT功率橋 IGBT驅(qū)動(dòng)電路 FPGA主控制板
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1