基于fpga的開關(guān)磁阻電機調(diào)速系統(tǒng)設(shè)計-預(yù)覽頁
【正文】 SP,FPGA等器件。在本設(shè)計中所需要是四相不對稱半橋，所以只需要連接TX21,TX11和TX41，TX31就能組成四相不對稱半橋。此外M57962L還具有過壓保護功能。由于光耦合器輸入輸出間互相隔離，電信號傳輸具有單向性等特點，因而具有良好的電絕緣能力和抗干擾能力。，通過隔離得到5V的高電平輸出PWM波，從而驅(qū)動IGBT的驅(qū)動芯片。圖8 基于SOPC的嵌入式系統(tǒng)結(jié)構(gòu)、FPGA的NIOS處理器的定制本設(shè)計系統(tǒng)主要應(yīng)用到Altera公司的FPGA芯片EP3C40F484C8內(nèi)部所嵌入的NIOS ii軟核CPU、定時器2個、鎖相環(huán)（PLL）、PIO口、RAM和ROM幾個模塊，其中NIOS與FPGA內(nèi)部電路進行數(shù)據(jù)交換的主要是PIO口，通過PIO口可以控制PWM模塊的使能及輸出，讀取速度計算電路模塊的計算結(jié)果，PID調(diào)節(jié)的信號的輸入等。（2）PWM電路模塊的工作時鐘頻率c1。其原理是：三角波發(fā)生器的值小于比較值時，輸出低電平，高于比較值時輸出高電平，如圖所示。 調(diào)節(jié)PWM波的占空比是電機調(diào)速的重要手段，若比較寄存器的值逐漸增大，輸出脈沖的開啟時間變大，PWM占空比逐漸變大，功率器件輸出給電機電樞的能量增加，電機加速；若比較寄存器的值減小，輸出脈沖的開啟時間變小，PWM占空比逐漸變小，功率器件輸出給電機電樞的能量減少，電機減速。當執(zhí)行機構(gòu)需要的控制量是增量，而不是位置量的絕對數(shù)值時，可以使用增量式PID控制算法進行控制。本系統(tǒng)利用一個減法器，實現(xiàn)誤差值的求取，采用三個乘法器實現(xiàn)公式當中的乘法，再利用一個加法器相加，最終得到計算結(jié)果，在通過一個比較器，當計算結(jié)果大于0時輸出高電平，計算結(jié)果小于0時，輸出一個低電平，在NIOS當中讀取該電平的狀態(tài)，根據(jù)該狀態(tài)值增加或者減小PWM脈沖寬度的值，達到脈寬調(diào)制的效果。/360176。同樣，通過計算可以得到，故等式的分子可選19位全1的數(shù)據(jù)。倍頻信號高電平期間使能計數(shù)器，對固定頻率的時鐘進行計數(shù)，低電平期間進行速度值的計算（除法運算），最后得到速度值。由電機結(jié)構(gòu)決定，電機每轉(zhuǎn)動一圈，進24次中斷。在調(diào)試函數(shù)過程中，出現(xiàn)的誤差相對較大并且不穩(wěn)定，為此，在對讀取的15組數(shù)據(jù)當中，首先進行一個排序處理，按照讀取速度值的大小，從小到大依次排序。此函數(shù)是電機運轉(zhuǎn)的重要函數(shù)。機械制動是通過機械裝置來卡住電機主軸使其減速，如電磁抱閘、電磁離合器等電磁鐵制動。交流電機制動采用改變相序的方法產(chǎn)生反向轉(zhuǎn)矩，原理類似。（4）能量回饋制動：當采用有源逆變技術(shù)控制電機時，將制動時再生電能逆變?yōu)榕c電網(wǎng)同頻率同相位的交流電回送電網(wǎng)，并將電能消耗在電網(wǎng)上從而實現(xiàn)制動。如圖所示：圖25 PWM調(diào)節(jié)函數(shù)（三）實物設(shè)計圖電機轉(zhuǎn)速動態(tài)顯示 IGBT功率橋 IGBT驅(qū)動電路 FPGA主控制板
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1