【正文】 D 容量擴(kuò)充只能用字?jǐn)U展或位擴(kuò)展 28. 標(biāo)準(zhǔn)與或式是由 構(gòu)成的邏輯表達(dá)式。 A 1個(gè) B 2個(gè) C 3個(gè) D 4個(gè) 32. 求一個(gè)邏輯函數(shù) F的對(duì)偶式，下列哪種說法不正確： A “ .”換成“ +”，“ +”換成“ .” B 原變量換成反變量，反變量換成原變量 C 變量不變 D 常數(shù)中的“ 0”換成“ 1”，“ 1”換成“ 0”。 A 13T CCVV? ? 23T CCVV? ? 13T CCVV? B 23T CCVV? ? 13T CCVV? ? 13T CCVV? C 23T CCVV? ? 13T CCVV? ? 23T CCVV? D T CCVV?? 13T CCVV? ? 13T CCVV? 36. 函數(shù) A⊕ B與 B⊕ A 。 A 或與 B 與或 C 與非與非 D 或非或非 40. 一個(gè) 4位移位寄存器原來的狀態(tài)為 0000，如果串行輸 入始終為 1，則經(jīng)過 4個(gè)移位脈沖后寄存器的內(nèi)容為 。 B ≥ 1 C ≥ 1 D =1 43. 用觸發(fā)器設(shè)計(jì)一個(gè)同步十七進(jìn)制計(jì)數(shù)器所需要的觸發(fā)器數(shù)目是 。 A 10 B 00 C 11 D 01 48. 在下列邏輯電路中，不是組合邏輯電路的有 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 52. 下列關(guān)于 n變量最小項(xiàng)“相鄰性” 描述正確的是 。 A 譯碼 B 編碼 C 數(shù)據(jù)選擇 D 奇偶校驗(yàn) 56. 一個(gè)倒 T網(wǎng)絡(luò)的 10位 D/A 轉(zhuǎn)換器的最小輸出電壓為 , 則當(dāng) D = （ 1100000100）2時(shí)，對(duì)應(yīng)的輸出電壓 Vo 為 V。 A Z = A B C + A B C + A B C B Z = A B C + A B C + A B C C Z = AB + BC + AC D CABCBAAB C ?? 60. 若一個(gè) 10 位二進(jìn)制 A/D 轉(zhuǎn)換器的滿刻度輸出電壓為 Vomax = , 當(dāng)輸入 D = （ 1100000010） 2時(shí)，輸出電壓為 V 。 A 時(shí)序邏輯 B 施密特觸發(fā)器 C 單穩(wěn)態(tài)觸發(fā)器 D 多諧振蕩器 64. 由 10級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其模值為 。 圖 1 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 67. 10．若 4 位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是 0111，下一個(gè)輸入時(shí)鐘脈沖后，其內(nèi)容變?yōu)? 。 A 基 本 RS觸發(fā)器 B 主從 RS觸發(fā)器 C 鐘控 RS觸發(fā)器 D 鐘控 JK觸發(fā)器 71. 存在約束條件的觸發(fā)器是 。 A 多諧振蕩器 B 基本 RS觸發(fā)器 C 單穩(wěn)態(tài)觸發(fā)器 D 施密特觸發(fā)器 75. n變量可以構(gòu)成 個(gè)最小項(xiàng)。 A 0011 B 1011 C 1101 D 1110 79. 時(shí)序邏輯電路中必須有 _________。 A 真值表 B 狀態(tài)表 C 狀態(tài)圖 D 特性方程 83. 石英晶體多諧振蕩器的主要優(yōu)點(diǎn)是 。 A 觸發(fā)器 B 組合邏輯電路 C 移位寄存器 D 譯碼器 87. 下列器 件中，不屬于時(shí)序邏輯電路的是 。 A 施密特觸發(fā)器 B 單穩(wěn)態(tài)電路 C 多諧振蕩器 D 譯 碼器 91. 邊沿 JK觸發(fā)器是 。 A 立即重新寫入 信息操作 B 刷新操作 C 定期寫 入 信息操作 D 95. 同或邏輯對(duì)應(yīng)的邏輯圖是 。 A “ .”換成“ +”，“ +”換成“ .” B 原變量換成反變量，反變量換成原變量 C 變量不變 D 常數(shù)中的“ 0”換成“ 1”，“ 1”換成“ 0” 98. 一個(gè) 4路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 ______個(gè)。 答案 A 答案 B 答案 C 答案 D 2. 可編程邏 輯 陣列〈 PLA) 和可編程陣列邏輯 (PAL) 兩器件的區(qū)別是前者或陣列是可編程的 ,而后者或陣列是固定的 ,兩者的與陣列均可編程。（ ） 6. 維持 阻塞 D 觸發(fā)器的觸發(fā)為下列選項(xiàng)中的 A。（ ） 10. 在二進(jìn)制譯碼器 中，若輸入有 4位代碼，則輸出信號(hào)數(shù)應(yīng)選用下列選項(xiàng)中的 C。（ ） A F=1 B F=0 C F=A D 15. 對(duì) TTL與非門多余輸入端的處理，不能將它們用下列選項(xiàng)中的 A方式處理。（ ） A 2 B 3 C 4 D 5 19. 已知 R 、 S 是 2個(gè)與非門構(gòu)成的基本 RS 觸發(fā)器的輸入端，則約束條件為下列選項(xiàng)中的 D。（ ） A 10 B 20 C 1000 D 1024 23. 設(shè)計(jì)一個(gè)能存放 8位二進(jìn)制代碼的寄存器，需要觸發(fā)器的個(gè)數(shù)為下列選項(xiàng)中的 A 所指。（ ） 27. JK型 邊沿 觸發(fā)器的觸發(fā)是選用下列選項(xiàng)中的 A。（ ） 30. 正邏輯的與門是負(fù)邏輯的或門；正邏輯的或門是負(fù)邏輯的與門，如下圖 (a)和 (b)所示。（ ） A 譯碼器 B 編碼器 C 數(shù)據(jù)選擇器 D 數(shù)據(jù)比較器 34. 把 JK 觸發(fā)器轉(zhuǎn)換為 T’ 觸發(fā)器的方法是將 J = 1， K = 1。（ ） A 0001 B 0111 C 1110 D 1111 38. 由或非門構(gòu)成的基本 RS觸發(fā)器 ,當(dāng) R = 1,S = 0時(shí) ,則輸出狀態(tài)應(yīng)選為下列選項(xiàng)中的 B。（ ） A 與 CP 和 D 有關(guān) B 與 CP 和 D 無關(guān) C 只與 CP 有關(guān) D 只與 D 有關(guān) 42. 已知 R、 S 是或非門構(gòu)成的基本 RS 觸發(fā)器的輸入端，則約束條件為下列選項(xiàng)中的 A。 ( ) 46. N 級(jí)觸發(fā)器可以記憶 2n+1種不同的狀態(tài)。（ ） A J=1， K=1 B J=0， K=0 C J=0， K= D J=d, K= 50. 在設(shè)計(jì)同步時(shí)序電路時(shí)，檢查到不能自行啟動(dòng)時(shí)，則應(yīng)采取下列選項(xiàng)中的 B 方法。（ ） 54. CM0S邏輯門是單極型門電路 ,而 TTL邏輯門是雙極型門電路。故此觸發(fā)器可用來解決直接控制問題。 ( ) 61. 在 TTL 類電路中，輸入端懸空等效于接 0（低電平）。 3. 邏輯變量和函數(shù)只有 ( )和 ( )兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。 7. 常用的數(shù)模轉(zhuǎn)換電路是（ ）。 11. 以輸出二進(jìn)制代碼的位數(shù)表示分辨率的高低，位數(shù)越多，說明量 化誤差 越 （ ），轉(zhuǎn)換精度 越 （ ）。 15. 組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的 （ ） ,因此 （ ） 狀態(tài)不影響 （ ） 狀態(tài)。 19. 能夠存儲(chǔ) 1位二值信號(hào)的基本單元電路統(tǒng)稱為 ( )。 22. 根據(jù)邏輯功能的不同特點(diǎn)，可以把數(shù)字電路分成 ( )和 ( )兩大類。 26. 用 4k 8位的 RAM芯片組成 16k 8位的存儲(chǔ)器需要 （ ） 片，組成 32k 8位的存儲(chǔ)器需要 （ ） 片。 30. 請(qǐng)將十進(jìn)制數(shù) 58轉(zhuǎn)換為二進(jìn)制數(shù) （ ） 。 32. 動(dòng)態(tài)存儲(chǔ)器 DRAM 的優(yōu)點(diǎn)是 （ ） 、 （ ） ,其缺點(diǎn)是 （ ）。 35. 實(shí)現(xiàn)兩個(gè) 1 位二進(jìn)制數(shù)相加的器件叫做（ ），實(shí)現(xiàn)兩個(gè)同位二進(jìn)制數(shù)的加數(shù)和來自低位的進(jìn)位二進(jìn)制數(shù)三者相加的器件叫做（ ）。 39. 十進(jìn)制數(shù) (126． 5)10 = 二進(jìn)制數(shù) ( ) = 十六進(jìn)制數(shù) ( )。 43. 若需要將緩慢變化的三角波信號(hào)轉(zhuǎn)換成矩形波，則采用（ ）組成 電 路來完成。 46. 用 4k 8位的 RAM芯片組成 16k 8位的存儲(chǔ)器需要 ( )片，組成 64k 8位的存儲(chǔ)器需要 ( )片。 50. 可編程邏輯器件除了應(yīng)用原先的 PROM、 EPROM、 E2PROM 電路結(jié)構(gòu)外，還發(fā)展成（ ）、（ ） 、 （ ）、 ISPPLD、 FPGA、及 isp GDS 等。 53. 用 4k 8位的 RAM芯片組成 16k 8位的存儲(chǔ)器需要 （ ） 片，組成 32k 8位的存儲(chǔ)器需要 （ ） 片。若該寄存器已存滿 8位數(shù)碼，欲將其串行輸出，則需經(jīng) ( )個(gè) CP 脈沖后，數(shù)碼才能全部輸出。又把 8 位數(shù)的字稱 為（ ）， 16 位稱為（ ）。 63. T觸發(fā)器的狀態(tài)方程是 ( )， JK觸發(fā)器的狀態(tài)方程是 ( )。 67. 施密特觸發(fā)器的回差的主要作用是（ ）。 71. 用與、或、非等運(yùn)算表示函數(shù)中 各個(gè)變量之間邏輯關(guān)系的代數(shù)式叫 ( )。 75. 對(duì)數(shù) /模轉(zhuǎn)換過程中的取樣 /保持電路，若 sf 是取樣頻率， maxif 是輸入信號(hào)的最大頻率，這兩者關(guān)系必需滿足 ( )。 79. 一個(gè)倒 T 網(wǎng)絡(luò)的 10 位 D/A轉(zhuǎn)換器， VREF = +5V， Rf = R, 則當(dāng) D = （ 0101010100） 2 時(shí)， 對(duì)應(yīng)的輸出電壓 Vo = （ ）。 83. 邏輯函數(shù) Y的卡諾圖若所有格全為 1，則 Y=( )。 86. 用對(duì)偶規(guī)則寫出邏輯函數(shù) F = AB+CD 的對(duì)偶式是 ( )。 89. ()8421BCD表示的十進(jìn)制數(shù)是 ( )。 92. 描述邏輯函數(shù)各個(gè)變量取值組合和函數(shù)值對(duì)應(yīng)關(guān)系的表格叫 ( )。 96. 十進(jìn)制數(shù) 8421 BCD 碼是 （ ） 。 四、計(jì)算分析題 (每題 1 分 )1. 用與非門實(shí)現(xiàn)四變量的奇數(shù)判別電路（輸入變量中 1的個(gè)數(shù)為奇數(shù)時(shí)輸出為 1，其余情況輸出 0）。 4. 某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，有三名評(píng)判員，其中 A為主評(píng)判員， B和 C為副評(píng)判員。設(shè)計(jì)一個(gè)供電控制電路，以達(dá)到節(jié)電的目的。 8. 分析下圖時(shí)序電路的邏輯功能。 Q1 Q2 Q3 Q4 Q1 1J Q C I 1K Q 1J Q CI 1K Q 1J Q C I 1K Q FF1 FF2 FF3 CP 1 ： J1 = K1 = J2 = K2 = J3 = K3 = ： Q1n+1 = Q2n+1 = Q3n+1 = 3. 狀態(tài)轉(zhuǎn)換表： Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 0 0 0 ： 5. 電路的邏輯功能： ： 10. 設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，輸入為 4位二進(jìn)制代碼，輸出為 4位循環(huán)碼，如下表所示。列出真值表，寫出輸出表達(dá)式 ，畫出邏輯圖。寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路是否能自啟。 16. 十六進(jìn)制計(jì)數(shù)器 74LS161 如下圖所示，其功能表如下表所示。 19. 用與非門設(shè)計(jì)四變量的多數(shù)表決電路。 4 位同步二進(jìn)制計(jì)數(shù)器 74161 的功能表 CP DR LD EP ET 工作狀態(tài) 0 置零 1 0 預(yù)置數(shù) 1 1 0 1 保持 1 1 1 1 0 保持（但 C=0） 1 1 1 1 計(jì)數(shù) 21. 分析下面時(shí)序電路的邏輯功能。 amp。 amp。 26. 設(shè)計(jì)一個(gè)能把三位二進(jìn)制代碼轉(zhuǎn)換為循環(huán)碼的組合邏輯電路，其表