【正文】 ， 包括語音輸入 、 手寫輸入等 。 第 8講 ARM技術(shù)概述 ARM核 在高性能的 32位嵌入式 SoC設(shè)計中 ， 幾乎都以 ARM作為處理器核 ， ARM核已是現(xiàn)在嵌入式 SoC系統(tǒng)的核心 ， 也是現(xiàn)代嵌入式系統(tǒng)發(fā)展的方向 。 該處理器可穩(wěn)定地在低于 5V的電源電壓下可靠地工作 ， 增加了 64位乘法指令 ， 支持片上調(diào)試 、 Thumb指令集和 EmbeddedICE片上斷點和觀察點 。 ARM9TDMI的開發(fā)使得 ARM核的性能極大地提高 ， 使用范圍增大 ， 并以此為基礎(chǔ)開發(fā)了 ARM9E、 ARM920T和 ARM940T的 CPU核 。 ARM9TDMI的流水線非常緊密 ， 沒有足夠的時間能先將Thumb指令翻譯成 ARM指令再譯碼 ， 因此必須設(shè)計成專用硬件譯碼單元直接對 ARM指令和 Thumb指令分別進(jìn)行譯碼 。 ARM9TDMI通過設(shè)置分開的指令與數(shù)據(jù)存儲器來避免這種流水線中斷 。 （ 1） 提高時鐘頻率 。 在提高時鐘頻率之前 ， 必須同時降低 CPI。 當(dāng)時 Digital公司的 Alpha處理器是一個工作頻率非常高的 64位 RISC處理器 ， 基于先進(jìn)的 CMOS工藝技術(shù) 、 仔細(xì)平衡的流水線設(shè)計 、 精心設(shè)計的時鐘方案以及用內(nèi)部的設(shè)計工具實現(xiàn)的對這些部件的非常良好的控制 。 不論處理器時鐘頻率有多高 ， 乘法器均以每周期計算 12位 ， 用 13個時鐘周期計算兩個 32位操作數(shù)的乘積 。 5級流水線是： ?取指 （ 從指令 CACHE） ； ?指令譯碼及寄存器讀；轉(zhuǎn)移目標(biāo)計算及執(zhí)行； ?移位及 ALU操作 ， 包括數(shù)據(jù)傳送的存儲器地址計算； ?數(shù)據(jù) CACHE訪問； ?結(jié)果寫回到寄存器文件 。 在運行時 ， 這些 16位的Thumb指令又由處理器解壓成 32位 ARM指令執(zhí)行 。 第 8講 ARM技術(shù)概述 支持 Thumb的核既可執(zhí)行標(biāo)準(zhǔn) ARM指令 ， 又可執(zhí)行 Thumb指令 。 與 ARM指令集相比 ， Thumb指令集具有以下局限： ? 完成相同的操作 ， Thumb指令通常需要更多的指令 ， 因此在對系統(tǒng)運行時間要求苛刻的應(yīng)用場合 ， ARM指令集更為合適； ? Thumb指令集沒有包含進(jìn)行異常處理時需要的一些指令 ， 因此在異常中斷時 ， 還是需要使用 ARM指令 ， 這種限制決定了 Thumb指令需要與 ARM指令配合使用 。 第 8講 ARM技術(shù)概述 切換方法如下： ?進(jìn)入 Thumb狀態(tài) 。 如果處理器進(jìn)行異常處理（ IRQ、 FIQ、 Undef、 Abort、 SWI） ， 則把 PC放入異常模式鏈接寄存器 LR中 ， 從異常向量地址開始執(zhí)行 ， 也可進(jìn)入ARM狀態(tài) 。 CPSR[4:0] 模式 用 途 可訪問的寄存器 10000 User （用戶） 正常用戶模式，程序正常執(zhí)行模式 PC、 R14～ R0、 CPSR 10001 FIQ （快速中斷） 處理快速中斷，支持高速數(shù)據(jù)傳送或通道處理 PC、 R14_fiq～ R8_fiq、 R8～ R0、CPSR、 SPSR_fiq 10010 IRQ （中斷） 處理普通中斷 PC、 R14_irq～ R13_irq、 R12～R0、 CPSR、 SPSR_irq 10011 SVC （管理） 操作系統(tǒng)保護(hù)模式，處理軟件中斷（ SWI） PC、 R14_svc～ R13_svc、R12～ R0、 CPSR、 SPSR_svc 10111 Abort （中止） 處理存儲器故障，實現(xiàn)虛擬存儲器和存儲器保護(hù) PC、 R14_abt～ R13_abt、 R12～R0、 CPSR、 SPSR_abt 11011 Undef （未定義） 處理未定義的指令陷阱，支持硬件協(xié)處理器的軟件仿真 PC、 R14_und～ R13_und、R12～ R0、 CPSR、 SPSR_und 11111 System （系統(tǒng)） 運行特權(quán)操作系統(tǒng)任務(wù) PC、 R14～ R0、 CPSR 第 8講 ARM技術(shù)概述 大多數(shù)用戶程序運行在用戶模式下 ， 這時應(yīng)用程序不能訪問一些受操作系統(tǒng)保護(hù)的系統(tǒng)資源 ， 也不能改變模式 ， 除非異常（ Exception） 發(fā)生 ， 這允許操作系統(tǒng)來控制系統(tǒng)資源的使用 ，適當(dāng)編寫操作系統(tǒng) ， 可用來控制系統(tǒng)資源的使用 。 第 8講 ARM技術(shù)概述 特權(quán)模式 = 異常模式 ＋ 系統(tǒng)模式 。 這樣可保證在進(jìn)入異常模式時 ， 用戶模式下的寄存器 （ 保存了程序運行狀態(tài) ）不被破壞 ， 以避免異常出現(xiàn)時 ， 用戶模式的狀態(tài)不可靠 。 系統(tǒng)模式屬于特權(quán)模式 ， 不受用戶模式的控制 。 其名稱分別為： CPSR、 SPSR_svc、 SPSR_abt、 SPSR_und、 SPSR_irq、SPSR_fiq。 第 8講 ARM技術(shù)概述 ARM狀態(tài)下的寄存器組織 當(dāng) ARM處理器工作在 ARM狀態(tài)下時 ， 在寄存器的物理分配上 ， 寄存器被安排成部分重疊的組 。 ?對于系統(tǒng)模式和用戶模式 ， 可訪問的寄存器是： 16個通用寄存器（ R0～ R1 R15（ PC）） 和 1個狀態(tài)寄存器 （ CPSR） ； ?對于 5種異常模式 ， 可訪問的寄存器是： 16個通用寄存器和 2個狀態(tài)寄存器 （ CPSR、 SPSR） 。 在管理 、 中止 、 未定義 、 普通中斷模式下的影子寄存器都為 2個 ， 而快速中斷模式下為 7個 ， 這樣更有利于快速中斷的處理進(jìn)程 。 ? 在異常中斷造成處理器模式切換時 ， 在不同的異常處理模式下 ， 如果使用名稱相同的寄存器 ， 也就意味著使用相同的一個物理寄存器 。 可大致分為兩組：一組為 R8～ R12， 另一組為 R13～ R14。 ?非 FIQ模式下可訪問的 R8～ R12寄存器 ， 屬于同一物理寄存器 ， 未指定任何特殊用途 。 ——R13～ R14 R13和 R14各有 6個分組的物理寄存器 。 通常用作堆棧指針 SP。 當(dāng)退出異常處理程序時 ， 將保存在 R13所指的堆棧中的寄存器值彈出 ， 這樣就使異常處理程序不會破壞被其中斷程序的運行現(xiàn)場 。 每一種異常模式都有自己的物理寄存器 R14， 用來存放當(dāng)前子程序的返回地址 。 異常中斷返回的方式與上面的子程序返回方式基于相同 。 當(dāng)向 R15中寫入一個地址值時 ， 程序?qū)⑻D(zhuǎn)至該地址處執(zhí)行 。 到底是多少 ， 取決于 ARM核的流水線結(jié)構(gòu) 。 CPSR包含條件碼標(biāo)志 、 中斷禁止位 、當(dāng)前處理器模式及其它狀態(tài)和控制信息 （ 共 12位 ） ， 如下圖 。 ARM的大多數(shù)指令可以是條件執(zhí)行的 ， 即通過檢測這些條件標(biāo)志來決定程序指令如何執(zhí)行 。 結(jié)果為 0， 則 Z=1；否則 Z=0； C——進(jìn)位標(biāo)志 。 第 8講 ARM技術(shù)概述 （ 2） 控制位 最低 8位 。 若 I=1， 則禁止 IRQ中斷 ， 否則若I=0， 則允許 IRQ中斷； F——快速中斷禁止位 。未指明的模式不可預(yù)知 。 見下圖 。 在正常的程序執(zhí)行過程中 ， 每執(zhí)行一條 ARM指令 ， 程序計數(shù)器 PC的值加 4；每執(zhí)行一條Thumb指令 ， 程序計數(shù)器 PC的值加 2， 整個過程順序執(zhí)行 。 進(jìn)入異常中斷處理程序時 ， 要保存被中斷程序的執(zhí)行現(xiàn)場；在從異常中斷處理程序退出時 ， 要恢復(fù)被中斷程序的執(zhí)行現(xiàn)場 。 分 3類 。 數(shù)據(jù)中止 （ 讀取和存儲數(shù)據(jù)時的存儲器故障 ） 屬于這一類 。 異常類型 向量地址 優(yōu)先級 異常中斷含義 復(fù)位 (Reset) 0x00000000 1 當(dāng)復(fù)位引腳有效時 ， 產(chǎn)生復(fù)位異常中斷 ， 程序跳轉(zhuǎn)到復(fù)位異常中斷處理程序處執(zhí)行 。 軟件中斷 (SWI) 0x00000008 6 這是一個由用戶定義的中斷指令 。 0x00000014 外部中斷請求 （ IRQ） 0x00000018 4 當(dāng)處理器的外部中斷請求引腳有效 ， 而且 CPSR寄存器的 I控制位被清除時 ， 處理器產(chǎn)生外部中斷請求 （ IRQ） 異常中斷 。 ARM處理器異常中斷響應(yīng)過程如下： （ 1） SPSR_mode?CPSR。 （ 4） 給程序計數(shù)器 （ PC） 強(qiáng)制賦值 ， 使程序從異常中斷向量地址開始執(zhí)行中斷處理程序 。 ? FIQ模式還有額外的專用寄存器 R8_fiq～ R12_fiq， 使用這些寄存器可加快快速中斷的處理速度 。 ARM提供了 2種返回處理機(jī)制 ， 可使上述 2步作為一條指令的一部分同時完成 。 第 8講 ARM技術(shù)概述 異常中斷的優(yōu)先級 當(dāng)幾個異常中斷同時發(fā)生時 ， 就必須按照一定的順序來處理這些異常中斷 。 如果希望使用帶內(nèi)存管理功能的操作系統(tǒng)來減少軟件開發(fā)時間 ， 就需要選擇 ARM720T以上帶有 MMU功能的 ARM芯片 。 許多 ARM芯片內(nèi)置有 USB控制器 ， 有些甚至同時集成 USB Host和 USB Slave控制器 。 （ 4） 中斷控制器 。 （ 5） IIS音頻接口 。 利用這個信號與廉價的 GAL芯片就可實現(xiàn)與符合 PCMCIA標(biāo)準(zhǔn)的WLAN卡和 Bluetooth卡的接口；另外當(dāng)需要擴(kuò)展外部 DSP協(xié)處理器時 ， 該信號也是必需的 。 一些芯片內(nèi)置 LCD控制器 ， 可方便 LCD的應(yīng)用 。 有些 ARM芯片內(nèi)置 2～ 8通道的 8～ 12位通用 ADC/DAC，可用于電量檢測 、 觸摸屏和溫度監(jiān)測等 ， 有些甚至高達(dá) 16位 。 CAN總線作為國際上應(yīng)用最廣泛的現(xiàn)場總線之一 ， 普遍應(yīng)用在工業(yè)控制領(lǐng)域 ， 許多 ARM芯片內(nèi)置 CAN總線接口 。 （ 14） UART和 IrDA。 （ 16） 電源管理功能 。 有些 ARM芯片內(nèi)部集成 DMA控制器 ， 可與硬盤等外部設(shè)備高速進(jìn)行數(shù)據(jù)交換 ， 減少數(shù)據(jù)交換時對 CPU資源的占用 。 DSP內(nèi)核通常有 ARM公司的 Piccolo DSP核 、 TI公司和 Motorola公司的 DSP核 。 第 8講 ARM技術(shù)概述 思考題