【正文】 IIIIIYIIIIY???????????????????邏輯表達(dá)式 I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a ) 由或門(mén)構(gòu)成≥ 1≥ 1 ≥ 1≥ 1邏輯圖 I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門(mén)構(gòu)成Y3 Y2 Y1 Y0amp。I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 　　　　　　　　0 1 　　　　　　　0 0 1 　　　　　　0 0 0 1 　　　　　　0 0 0 0 　 1 　　　　0 0 0 0 　 0 1 　　　0 0 0 0 　 0 0 1 　　0 0 0 0 　 0 0 0 1 　0 0 0 0 　 0 0 0 0 1 0 0 0 0 　 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0 8421 BCD碼優(yōu)先編碼器 真值表 優(yōu)先級(jí)別從 I9 至 I 0 遞降邏輯表達(dá)式 ???????????????????????????????????????????124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY邏輯圖 1 1 1 1 1 1 1 1 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y0 ≥ 1 amp。 二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱(chēng)為變量譯碼器。 amp。 amp。 A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y911 1 1amp。 amp。 amp。 amp。 amp。amp。 amp。 輸出邏輯函數(shù)式為 ????????????????????????????A B CCBCBAZCBABAZCBABCZCBABCACAZ4321解： 化為最小項(xiàng)之和的形式： ????????????????????????????????????????A B CCBACBACBAZCBACBABCAZCBABCAA B CZCBABCACBACABZ4321當(dāng) S1=1, S2′=S3′=0時(shí) ,令 A2=A, A1=B, A0=C ,則 ?????????????????????????????????????????????????????)()()()(74207420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ畫(huà)電路圖 RBI和 RBO配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的 0不顯示 0 0 0 6 7 . 9 0 0 加法器和數(shù)值比較器 能對(duì)兩個(gè) 1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱(chēng)為半加器。 A i B iC i 1 00 01 11 100 0 0 1 01 0 1 1 1 C i 的卡諾圖iiiiiiiiBACBABAmmC??????? 153)(iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC????????????????111153)()(全加器的邏輯圖和邏輯符號(hào) 111111111117421)()()()(??????????????????????????????iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmS =1 amp。 amp。 amp。 ≥ 1 amp。 (2)、并行進(jìn)位加法器（超前進(jìn)位加法器） iii BAG ? iii BAP ??進(jìn)位生成項(xiàng) 進(jìn)位傳遞條件 11)( ?? ????? iiiiiiiii CPGCBABAC進(jìn)位表達(dá)式 11 ?? ????? iiiiii CPCBAS和表達(dá)式 ?????????????????????????????????????????????1001230123123233233323310012022122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPSS0S1S2S3C3C0 1A0B0A1B1A2B2A3B3=1amp。amp。amp。=1amp。得 1位數(shù)值比較器的真值表。 B 39。 = B 39。由真值表可得：說(shuō)明： ???????????????????3031323333203132333021323331223332233322103132333011323331123332133311LLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLL A3 B3 A2 B2 A1 B1 A0 B0 A 39。 A 39。amp。amp。 amp。amp。amp。 = B 39。 B 39。 = B 39。 B 39。 B 39。 = B 39。 B 39。 A 11 B 11 … A 8 B 8 A 7 B 7 … A 4 B 4 A 3 B 3 … A 0 B 0101比較輸出11A B A 39。A= B A 39。A B A 39。A B A 39。A= B A 39。 ? 輸出： Y 4選 1 數(shù)據(jù)選擇器 輸入信號(hào) Di 輸出信號(hào) Y 選擇控制信號(hào) Ai 輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表 地址變量 輸入數(shù)據(jù) 由地址碼決定從４路輸入中選擇哪１路輸出。 amp。 ? 數(shù)據(jù)分配器示意框圖： 1路 m路 分配器 輸出 Yi 選擇控制信號(hào) Ai 輸入數(shù)據(jù) D … … 1路 4路數(shù)據(jù)分配器 由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。 amp。 確定選擇器輸入變量的表達(dá)式或取值。 A1=A、 A0=B 邏輯函數(shù) 1 選用 74HC153 2 74HC153有兩個(gè)地址變量。 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的根本原因：主要是門(mén)電路的延遲時(shí)間產(chǎn)生的。 2. 加選通脈沖 對(duì)輸出可能產(chǎn)生尖峰干擾脈沖的門(mén)電路增加一個(gè)接選通信號(hào)的輸入端，只有在輸入信號(hào)轉(zhuǎn)換完成并穩(wěn)定后，才引入選通脈沖將它打開(kāi)，此時(shí)才允許有輸出。amp。 用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) 基本原理 數(shù)據(jù)選擇器的主要特點(diǎn)： ????120niii mDY（ 1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。所以，利用數(shù)據(jù)選擇器的輸入 Di來(lái)選擇地址變量組成的最小項(xiàng) mi，可以實(shí)現(xiàn)任何所需的組合邏輯函