【正文】 所以在靠近該腳和地之間加一個 或更大的電容可以有效抑制干擾 . IDET腳 :如果該腳出現(xiàn)較大噪聲 ,也會引起芯片不能正常工作 .可以在該腳對地之間加 RC濾波網絡來抑制該噪聲 . OVP腳 : 該腳出現(xiàn)干擾也有可能導致誤保護 ,同樣也可在該腳對地之間加一個電容來抑制噪聲 . CT腳 : 如果該腳出現(xiàn)噪聲 ,可能會導致振蕩頻率和輸出脈沖的異常 .振蕩電容和芯片 CT腳之間的引線距離應盡可能的短 ,這樣才能有效地抑制噪聲 .最需要注意的是 ,該腳的地線應盡量避免和其余干擾大的地線共線 . VCC腳 : 該腳噪聲大時也會引發(fā)芯片工作異常 .盡可能在靠近芯片 VCC腳的對地加一個電容來抑制該噪聲 .如果芯片的供電電壓由別的電源供給 ,那么所加電容的值應確保噪聲電壓在 177。改良的圖騰柱輸出具有更小的工作電流 . 啟動電流 90uA。而死區(qū)時間由下降時間決定 ,主要由 ROFF和 CF來決定 . ① 當斷續(xù)和振蕩控制電路不工作時 ,振蕩器正常運行 ,它意味著此時斷續(xù)和振蕩控制電路未工作 流過 Ron的電流是由 ,當內部開關 SW1處于‘充電側’時 ,CF以流過 RON大小的電流充電 ,其充電電壓的上升率是 VTON= 最大開通時間約為 當 SW1和 SW2處于‘放電側’時 ,CF通過 Q2,Q3和 Q4放電 ,放電電流的大小約為 ROFF電流和 1/16的 Ron電流之和 . 振蕩器的振蕩周期為最大開通時間和最小關斷時間之和 .另因芯片內部具有的溫度補償功能 ,所以振蕩頻率和死區(qū)時間不會受溫度的影響 . 該圖為正常狀態(tài)下的振蕩波形 CF端的電壓下降率為 : 最小關斷時間約為 : 其中 : ② 當斷續(xù)和振蕩控制電路工作時 ,振蕩器的工作狀態(tài) 當過流信號加到 CLM+或 CLM端時 ,過流限制電路 ,斷續(xù)工作線路和振蕩控制部分電路開始工作 ,在該情況下 ,TOFF端的電壓取決于 VF端的電壓 .這時振蕩頻率會下降且死區(qū)時間會增加 . 振蕩波形的上升速率 振蕩波形的下降速率 其中 : 所以當 VVF ,芯片的運行狀態(tài)和電流限制電路不工作狀態(tài)相同 ,最大導通時間也和斷續(xù)工作線路和振蕩控制電路沒有工作時一樣 .其表達式為 : 最小關斷周期的近似表達式為 : 振蕩周期為式 (7)和式 (8)的和 見 ,芯片內部電路在啟動時會消隱掉第一個輸出脈沖 ,輸出波形從第二個脈沖周期才開始出現(xiàn) ,這是因為 CF端在第一個周期的充電時間比穩(wěn)定運行狀態(tài)下的時間長 通常情況下 ,VF端的電壓是與調節(jié)器的輸出電壓成比例的 .所以當過流發(fā)生時 ,調節(jié)器的輸出電壓會變低 ,關斷時間會變長 .從原邊可以有兩種方法取得該控制信號 ,它的電壓取決于輔助繞組的輸出電壓 .對于反激電路來說 ,輔助繞組或其余繞組的電壓取決于輸出電壓 。Fig25中 ,當 VCC充電時間很短時 ,有可能在啟動時 VCC電壓會不穩(wěn)定 .如果輔助繞組的電壓比 CVCC上的電壓高得多 ,這種現(xiàn)象可能只會出現(xiàn)在一個周期內 ,而如果繞組電壓接近芯片的關斷電壓 ,就會比較嚴重 .解決這種現(xiàn)象可以參照 其中 CVCC2的容量可比 CVCC1大五倍左右 . ⑤ 過壓保護電路 (OVP)部分 為了避免干擾噪聲加到 OVP腳引起誤動作 ,建議在該腳和地之間加一個電容以避免該現(xiàn)象 .當 OVP電路不工作時 ,內部反相電流源約消耗 150uA的電流 .所以不需要在 OVP端和地之間加一個電阻以作為泄放電流的通路 ,而可以直接在 VCC端與該腳之間接一個光耦作為應用 . 如果對地接一個電阻時 ,會導致 OVP復位時需要提供更大的電流 ,這樣就有可能會使 OVP的復位電壓比芯片 VCC的停止工作電壓要高 (實際值VCC(STOP)VCCOVPC=).以上線路 OVP被觸發(fā)后 ,復位所需的電壓只比芯片停止工作的電壓高一點點 .所以盡量避免在 OVP端和地之間加電阻 . 加快過壓保護后復位的應用電路 當輸入 bulk的放電時間比較長的時候 ,OVP的復位時間也會變成一個問題 ,可能很長時間無法復位 ,在此情況下可以采取上述的電路 ,進行對VCC電路強制放電 ,使 VCC電壓在一個很低的值 ,這樣就可以加快復位時間 . 在反激電路中 ,可以利用輔助繞組的感應電壓來進行 OVP保護 .輔助繞組的電壓取決與輸出電壓的比值 .電路圖見 ⑥ 電流限制電路 a:電流采樣端 CLM+。 使用外部緩沖電路 (當驅動大的容性負載或三極管時建議使用緩沖電路 ) ⑧ DET腳 DET腳進行電壓檢測和誤差放大 ,為了進行相位補償 ,必須在該端和 F/B腳之間加 RC補償網絡 . B點和 C點之間的頻率增益特性 在啟動工作時 ,有可能出現(xiàn)無輸出脈沖的現(xiàn)象 ,這是因為 F/B腳的電壓在啟動后上升很快 ,有可能通過 C1,C2加到DET腳 .避免改現(xiàn)象的辦法實在 DET腳加一個電容 和啟動電流疊加 ,啟動時需要認真考慮 . ⑨ 如何使用外部同步電路 該芯片沒有外部同步功能 ,但是仍可以使用 部同步工作 .但如果使用了該線路 ,在過流狀態(tài)時 ,如果過流限制電路工作 .而且 VF端的電壓低于 3V,那么就會因此該芯片的功能紊亂 . ⑩ 三極管驅動電路的應用 當用來驅動三極管時 ,為了加速三極管的開關速度 ,在關斷時最好要加一個負的偏置電壓 .在該應用中 ,電流不能通過串檢測電阻的方法來檢測 ,最好使用 CT腳 .對于小電流的三極管 ,可以使用該芯片直接驅動 . 備注 :關注芯片的溫升 芯片的最高環(huán)境溫度為 85℃ ,而且芯片不同位置的環(huán)境溫度并不一致并不斷變化 .總體的耗散功率比較大 ,但主要還是產生在局部 . 有一個比較好的測試方法測試芯片封裝的溫度 當芯片在正常情況下安裝到 PCB時 ,芯片節(jié)點和外部表面之間存在約15℃ 的誤差或更少 .故這就決定了芯片表面溫度在留有一定的裕量時不要超過 120 ℃ . 該芯片采用改進的圖騰柱輸出 ,瞬變電流非常小 ,整個功耗也被減小的合理的范圍內 .參考在上升和下降時的瞬變電流的尖鋒 三 :主要線路部分的設計 1:功率因素矯正部分 (1) 啟動和 VCC線路 150W原理圖 .pdf 該啟動電路在啟動后啟動部分會停止工作 ,芯片由 VCC直接提供所需能量 .PFC電源部分的 VCC電壓由電感上輔助繞組取得 ,該線路能夠保證輕載時有足夠的電壓 . (2) 電流采樣電阻上加了兩個串連二極管以限制啟動時的峰值電流所引起的采樣電壓過高問題 . 2:PWM部分 (1) 采用正激拓撲結構 ,VCC由變壓器輔助繞組供電 .設有過壓 。輻射騷擾主要由差模電流的環(huán)路面積產生 . 設計注意點 : ① 選擇器件時應盡量選用本身性能比較好的器件 ,如器件的導通阻抗 ,反向恢復時間 ,等 .并防止電路產生振蕩 . ② PCB的布局要合理 ,功率回路的面積要盡量小 ,地線的走線也要盡量短 . ③ 可以考慮良好的屏蔽設計 ,濾波器的設計需要合理 ,盡量放在距輸入端子最近的地方 ,濾波器的輸入輸出線不能并行走線 . 傳導整改部分 : Y電容為 102時的波形 Y電容為 222時的波形 電源在開機后會 ,該點的值會隨溫度的升高而升高 ,主要原因為溫度升高以后 ,器件的特性會變差 ,另外 Y電容的容量也會因溫度的升高而容量降低 .所以有時候需要適當加大 Y電容的值 ,但過大以后會有泄漏電流問題的限制 . 變壓器未加屏蔽時的波形 變壓器加屏蔽時的波形 不同廠家濾波器的差異 輻射方面 輸出對地電容為 203時的水平波形 輸出對地電容為 203時的垂直波形 輸出對地電容為 203時的垂直波形 輸出對地電容為 473時的水平波形 RCD吸收電容為 221時的水平波形 RCD吸收電容為 471時的垂直波形 RCD吸收電容為 471時的水平波形 RCD吸收電容為 221時的垂直波形 輸出整流管為 FCF16A40水平波形 輸出整流管為 FCF16A40垂直波形 輸出整流管為 MBR20200的水平波形 輸出整流管為 MBR20200的垂直波形 PFC驅動電阻 4R7時的水平波形 PFC驅動電阻 15Ω時的垂直波形 PFC驅動電阻 4R7時的垂直波形 PFC驅動電阻 15Ω時的水平波形 導通比較大時的水平波形 導通比較小時的水平波形 導通比較小時的垂直波形 導通比較大時的垂直波形 負載回路較大時的水平波形 負載回路較小時的水平波形 負載回路較大時的垂直波形 負載回路較小時的水平波形 關于 EMI方面的原因 ,除了開關管工作時產生的諧波干擾 ,以及二極管的恢復時間 ,交流輸入回路引起的干擾外 ,印刷線路板的布線以及元器件的布線不合理 ,都會引起 EMI干擾 .所以在設計初期就要仔細考慮 ,以便后面的整改工作能夠事半功倍 .