【正文】 平時將會使內(nèi)部振蕩器電路使能，用戶只須在外部引腳 REFCLK和 REFCLKB端接上一個晶體就能提供 20MHZ之 30MHZ 的低頻參考時鐘。給 CRF9寫“ 1”電平使晶體振蕩器輸出緩沖器有效，相反寫“ 0”電平時使振蕩器輸出緩沖器無效。單端模式時，不用的時鐘輸入引腳最好 通過 電容接模擬電壓供應端 AVDD；此時時鐘輸入引腳上的偏置電壓為 。 表 ：輸入時鐘工作模式 DAC 輸出 AD9954內(nèi)部集成了一個 14位電流輸出型 DAC。滿量程電流大少是通過連接在 DAC_RSET和 AGND_DAC 之間的一個額外電阻控制。 比較器 在許多應用場合需要的是方波信號而不是正弦波信號。通過設(shè)置比較器掉電控制位 CFR16使比較器處于關(guān)閉狀態(tài)減少系統(tǒng)功耗。線性掃頻模塊由 CFR21位控制，此外 no dwell 控制位控制掃頻達到終點時的狀態(tài)。 表 線性掃頻寄存器配置表 因為線性掃頻模式優(yōu)先于 RAM 工作模式，所以當 CFR121位為“ 1”時 RAM 使能位 CFR131》必為“ 0” 功能控制寄存器 （ CFR1） CFR131:RAM 使能位。 CFR129:27內(nèi)部 CFR126幅度增降值裝載控制位。 CFR124自動 shaped OnOff Keying 控制位。 CFR122多片 AD9954 軟件控制手動同步控制位。 CFR115線性掃頻數(shù)率值裝載控制位。為“ 1”時頻率累加器自動同步清零，接到一個 I/O UPDATA 脈沖后一個時鐘周期后完成。為“ 0” (默認值 )Cosine 工作模式；為“ 1“ Sine 工作模式。 CFR19SDIO 只為輸入控制位。 CFR17數(shù)字部件掉電控制位。 CFR15DAC 掉電控制位。 CFR13外部掉電模式控制位。 CFFR11同步時鐘輸入禁止位。 CFR211快速同步控制位。不象軟件手動同步一樣，這位不能自己清 零，一旦硬件手動同步模式被選定將會保持到CFR210被清零。 CFR27:3參考時鐘乘法器控制位。 CFR21:0負荷電流控制位。在手動 OSK 模式， ASF15:14不起作用； ASF13:0直接提供幅度 輸出。如果 OSK被設(shè)置成手動模式，或者 OSK 位被清零 ARR 寄存器不起作用。偏置值加到相位累加器輸出上對信 號當前相位加以偏置。當線性掃頻控制位 CFR121置“ 1”時，寄存器 0X07 作為負數(shù)線性掃頻控制字（ NLSCW）、寄存器 0X08 作為正數(shù)線性掃頻控制字（ PLSCW）。 RAM 段控制字（ RSCW0、 RSCW RSCW RSCW3） 當線性掃頻控制位 CFR121被清零，寄存器 0X0 0X0 0X0 0X0A 作 為每個 RAM段的段控制字。 RAM 段起始地址 RSCW3:0、 RSCW15:10。 RAM 段 NODwell 位（ RSCW4）： 這位建立具有 NODWELL 掃頻信號輸出外形。從串行 I/O 進行寫操作具 有優(yōu)先權(quán)，如果試圖在 RAM 讀操作期間進行寫操作，讀操作將會被暫停。如果 CFR130=1， RAM 輸出連接相位偏置加法器提供相位偏置控制字； CFR130=0（默認狀態(tài)）， RAM 輸出連接相位累加器提供頻率調(diào)整控制字。 RAM 被分成四個單獨段，段的選擇是通過外部輸入引腳 Profile1:0控制。 寫 RAM按以下步驟完成。參照下面例子： （ 1） RAM 段控制字 1 寫起始地址為 25終止地址為 511。最先 32bit 作為一個字送往 RAM256 地址處， 接下來的 32bit 送往 RAM257 地址處，以下依次類推直到 256 字送完為止。相位調(diào)整可通過相 位偏置寄存器完成。 特別注意：當采用高位數(shù)據(jù)在前的串行傳輸模式傳輸數(shù)據(jù)時， RAM 段在輸入終止地址和起始地址時必須使終止地址和起始地址相同 。相位偏置字驅(qū)動著相位偏置加法器。 Continuous Recirculate 在 Continuous Recirculate下可以完成自動非線性連續(xù)掃頻、自動連續(xù)跳頻功能。 A A A A A0 表示要對那個寄存器操作，即為要操作的寄存器地址 讀寫時序 圖 寫時序圖 圖 讀時序圖 SCLK 最大支持傳輸頻率為 25MHz。 圖 AT89C55 外部引腳圖 EPF7064SLC4410 第 16 頁 共 58 頁 EPF7064SLC4410 是由 altera 公司 MAX7000 系列產(chǎn)品之一，支持 ISP在系統(tǒng)可編程、JTAG 邊界掃描測試功能，可用邏輯門 1250，宏單元 64，內(nèi)部 16 位計數(shù)器全局時鐘高達175MHz， 5V 電源供電， I/O 輸入輸出電平支持 、 5V，兼容 TLL、 LVTTL、 LV COMS邏輯電平， 44PLCC 封裝。 使用者只要向 LCM 送入相應的命令和數(shù)據(jù)就可實現(xiàn)所需要的顯示，這種模塊與 CPU能很容易的接口，使用起來特別靈活方便。用戶還可定義 4個 5 10或 8個 5 7點陣的字符。 返回 命令格式： RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 0 1 X 置 DDRAM 即顯示 RAM地地址為 0，并返回到原始位置。 C 控制光標的開與關(guān)， C=1，光標開。 R/L 為 1 時，向右移位。 CGRAM 地址設(shè)置 命令格式： RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 1 A A A A A A 本命令設(shè)置 CGRAM 的地址 , 地址范圍為 0到 63。 CG/DDRAM 寫數(shù)據(jù) 命令格式： RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 1 0 DATA 本命令將數(shù)據(jù)寫入 CGRAM 和 DDRAM 中，應與 CGRAM 和 DDRAM 地址設(shè)置命令相關(guān)命令符合。采用內(nèi)部復位電路進行復位時，電源要滿足一定條件，即：電壓建立時間在 至 10 mS之間和電源掉電時間最小為 1mS。 (b) 重新執(zhí)行功能設(shè)置命令，并置 DL 為高，最后等待 100uS或更長時間。在執(zhí)行各個命令以前，一定要查詢 BF標志位或延時 LCD不忙。 FSK、 PSK 調(diào)制 （ 1） 輸出波形 圖 FSK、 PSK 輸出波形圖 F T FSK 1 0 PSK 1 0 F F T T 第 22 頁 共 58 頁 （ 2）實現(xiàn)方法： 使 AD9954 工作于 Direct Switch Mode 下， RAM 使能位為“ 1”、 RAM 段模式控制位為“ 000”， RAM 輸出目標控制位為“ 0”時， RAM 輸出 為頻率控制字實現(xiàn) FSK 調(diào)制； RAM輸出目標控制位為“ 1”時， RAM 輸出為相位偏移控制字實現(xiàn) PSK 調(diào)制，這時 RAM 輸出32 位，只有高 14 位有效； FSK、 PSK 具體實現(xiàn)：例如實現(xiàn) 4tone FSK，用戶 RAM 使能位為“ 1”， 4 個 RAM 段控制字工作于 Direct Switch Mode 和一個獨特的開始地址值。 AD9954 工作于 Continuous Recirculate 模式：只要給出一個 IO UPDATA 脈沖就可實現(xiàn)輸出頻率在 1024 個頻點上自動循環(huán) 跳變。 圖 線性掃頻 NO DWELL 位為“ 0” 圖 線性掃頻 NO DWELL 位為“ 1” F T 第 24 頁 共 58 頁 正弦波 AM 內(nèi)調(diào)制 （ 1） 輸出波形 ： 圖 AM 內(nèi)調(diào)制輸出波形圖 (2) 實現(xiàn)方法： 調(diào)制度 K=Δ U/U。 按公式 ASF 值 =Uc+sinΦ *K*Uc Φ =(0186。利用 AD9954 內(nèi)部 RAM 對頻率控制字 FTW控制實現(xiàn) FM 調(diào)制。使 AD9954 工作于 Continuous Recirculate 模式 ： 每個地址對應一個頻點 RAM 地址 Final address 地址遞增速率由 rate ramp bits 數(shù)值決定 Beginning address Io updata T 圖 FM 實現(xiàn)原理圖 AM 外調(diào)制 （ 8 位 AD 采樣） （ 1） AM 外調(diào)制 波形 如圖 ： （ 2）實現(xiàn)方法： 調(diào)制度 K=Δ U/U 上面視圖前提是被調(diào)信號剛好合乎 AD 滿幅采樣。從而實現(xiàn)對外部信號的 AM 調(diào)制 。 圖 前端信號調(diào)理電路圖 AD0820 接口電路 圖 AD0820 接口電路圖 232 接口 為了使用戶更好的使用該系統(tǒng)，基于虛擬儀器的概念，在 PC 機上編寫出較為直觀的儀器界面，使儀器操作簡單化。系統(tǒng)中采用了 Altera 公司的 MAX7000 系列芯片 EPF7064來完成單片機到 AD9954之間的轉(zhuǎn)接。 圖 EPF7064 與 AD9954 接口電路圖 第 28 頁 共 58 頁 圖 EPF7064 內(nèi)部原理圖 EPF7064 工作時序圖 圖 EPF7064 工作時序圖 濾波器設(shè)計 由于系統(tǒng)信號輸出頻率太高，一般的有源濾波 器很難達到要求。數(shù)據(jù)傳輸模擬 IIC 總線時序，把按鍵數(shù)據(jù)送往主機