freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

畢業(yè)設(shè)計(jì)-基于單片機(jī)的防盜自動(dòng)報(bào)警器設(shè)計(jì)-預(yù)覽頁

2025-07-07 03:07 上一頁面

下一頁面
 

【正文】 定時(shí)或計(jì)數(shù)方式下計(jì)數(shù)初值如何確定,定時(shí)器選擇不同的工作方式,不同的操作模式其計(jì)數(shù)值均不相同。 1 )計(jì)數(shù)工作方式時(shí) 計(jì)數(shù)工作方式時(shí),計(jì)數(shù)脈沖由外部引入,是對(duì)外部沖進(jìn)行計(jì)數(shù),因此計(jì)數(shù)值根據(jù)要求確定。 =0 工作在定時(shí)方式, =1 工作在計(jì)數(shù)方式。 4 )模式 3 : T0 分成 2 個(gè)獨(dú)立的 8 位計(jì)數(shù)器, T1 停止計(jì)數(shù)。在這種方式下,數(shù)據(jù)從 RXD 端串行 輸出或輸入,同步信號(hào)從 TXD 端輸出,波特率固定不變,為振蕩 11 率的 1/12 。其傳送波特率可調(diào)。 方式 3 :方式 3 與方式 2 完全類似,唯一的區(qū)別是方式 3 的小組特率是可變的。在設(shè)計(jì)架構(gòu)之前,先要了解計(jì)算機(jī)的體系結(jié)構(gòu),熟悉計(jì)算機(jī)的組成和工作原理。 鍵盤輸入電路負(fù)責(zé)輸入單片機(jī)中一系列工作參數(shù)及功能設(shè)定。 撥號(hào)及報(bào)警電路用來完成模擬摘機(jī),撥號(hào),發(fā)出報(bào)警音,掛機(jī)等工作過程,它的工作由單片機(jī)控制 。在操作中,若用戶撥 1,則送出 1個(gè)脈沖,回路中斷一次,接通一次;撥 2,則發(fā)出 2個(gè)脈沖,回路斷路一次,接通一次,再斷一次,再接通一次;而撥 0時(shí),則發(fā)出 10個(gè)脈沖,回路斷,接通輪流 10次??焖贀芴?hào)時(shí),只要取一半時(shí)間即可。 鍵 盤 電 源 單 片 機(jī) 控 制 器 觸 發(fā) 開 關(guān) 撥 號(hào) 電 路 顯 示 電 路 電話線 13 圖 32 脈沖撥號(hào)原理 我國(guó)目前采用的電話脈沖撥號(hào)的速率是 10 PPS(每秒的脈沖數(shù)),即每秒發(fā)出 10 個(gè)脈沖,因此上述各參數(shù)不存在快速撥號(hào)時(shí)的值。 2)單片機(jī)的 P3. 0 開始輸出撥號(hào)脈沖,使電話線的電壓(電平)也斷 通號(hào)碼字間隔時(shí)間 號(hào)碼 2 的脈沖時(shí)間tb tmtp號(hào)碼 3 的脈沖0VU (6 0V ) 14 呈高、低變化。. 5 1 kHz信號(hào) s),這樣從接聽方的電話中就會(huì)聽到 “嘟、嘟 …” 的報(bào)警聲。 V C CP 3 .1P 3 .0單片機(jī) 圖 33 脈沖撥號(hào)實(shí)現(xiàn)電路 電路設(shè)計(jì) 為了發(fā)揮單片機(jī)強(qiáng)大的計(jì)算、控制能力,充分發(fā)揮軟件的優(yōu)勢(shì),這里極大地簡(jiǎn)化了電路,但可實(shí)現(xiàn)以前需要幾片甚至十幾片中小規(guī)模數(shù)字電路才能完成的任務(wù)式。 set。為了防止磁性開關(guān)離控制器較遠(yuǎn)而產(chǎn)生引人干擾,使用了光耦作信號(hào)傳遞,效果良好。由子有鎳鉻電池后備供電,即使電話線斷電也不會(huì)使已輸人的數(shù)據(jù)丟失。 TO 為 100 ms 定時(shí)中斷服務(wù)子程序,它實(shí)現(xiàn)精確的撥號(hào)脈沖時(shí)序。 41 主程序狀態(tài)圖 開始 定時(shí)器 T0初始化 關(guān)閉撥號(hào) 、 報(bào)警線路 根據(jù) Set 鍵值散轉(zhuǎn) 關(guān)機(jī) 工作 輸入t1 輸入t2 輸入號(hào)碼 17 變量定義及初始化模塊 程序設(shè)計(jì)時(shí)需設(shè)立 3 個(gè)數(shù)組 DATA[20],X[3],Y[3]。 uchar DATA[20]。 uchar data_flag=0。 unit f。 uchar t_2=0l void init_timer() { TMOD=0x01。 18 圖 421 INT0 外中斷服務(wù)子函數(shù)狀態(tài)流程圖 圖 422 INT1 外中斷服務(wù)子函數(shù)的狀態(tài)流程 啟動(dòng)報(bào)警器子程序模塊 void work() { uchar h。 啟動(dòng)報(bào)警器子程序模塊 void work() { uchar h。 t_1++。} } } else{EX1=0。} while(1) {PCON=0x01。 If(set==1) {while(t_2=y[0]*100+y[1]*10+y[2]) { delay(1000)。} } } If(set==1) { 20 bh()。h60。f++) {f++。 } P3_1=0。 t_1=0。P1_7=1。 } 撥號(hào)脈沖程序模塊 Void bh() {data_flag=0。 while(DATA[data_flag]10) { if(DATA[data_flag]==0) {TR0=1。 P3_0=1。 21 if(n==((DATA[data_flag])*2)) {data_flag++。P1_7=0。 elseP1=0x86。 } } 結(jié) 論 時(shí)光飛逝,一轉(zhuǎn)眼,兩個(gè)多月的畢業(yè)設(shè)計(jì)進(jìn)入尾聲了,我終于圓滿的完成了設(shè)計(jì)要求。面對(duì)那么多設(shè)計(jì)上 要解決的問題,感覺到自己是那么的無知,自己要學(xué)習(xí)的內(nèi)容實(shí)在是太多了。最后,要重視程序的模塊化,修改的方便,也要注重程序 的調(diào)試,掌握其方法。我們這次實(shí)習(xí)所遇到的多半問題多數(shù)都是由于我們不夠嚴(yán)謹(jǐn)。在方案設(shè)計(jì)選擇和芯片的選擇上,培養(yǎng)了我們綜合應(yīng)用單片機(jī)的能力,對(duì)單片機(jī)的各個(gè)管腳的功能也有了進(jìn)一步的認(rèn)識(shí)。畢業(yè)設(shè)計(jì)時(shí)間雖然短暫,但我學(xué)習(xí)了很多 的東西,使我眼界打開,感受頗深,受用終身 致 謝 本次畢業(yè)設(shè)計(jì)的完成得益于多方面的關(guān)心和幫助。 23 在課題設(shè)計(jì)過程中,也得到了 其他 老師很多的幫助 。 參考文獻(xiàn) [1] 戈?duì)桚R (Ulrich Golez).大型 RISC 處理器設(shè)計(jì) . 北京 : 航空航天大學(xué)出版社 , 2021 [2] Kyle Wilken, Aida Todri. VHDL Design of a RISC Processor. 2021 [3] 張均良 . 計(jì)算機(jī)組成原理 . 北京 : 清華 大學(xué)出版社 , 2021 [4] Mark Zwolinski. Digital System Design with VDHL. 北京 : 電子工業(yè)出版社 , 2021 [5] 許春香 , 雷鋼 . VHDL 設(shè)計(jì)中電路簡(jiǎn)化問題的探討 . 河南教育學(xué)院學(xué)報(bào) , 2021, 14(4): 2527 [6] 邵波 , 楊華中 , 羅嶸 . 靜態(tài)時(shí)序分析中的門延時(shí)計(jì)算 . 半導(dǎo)體技術(shù) ,2021, 28(7): 4346 [7] 董剛 , 楊銀堂 , 李躍進(jìn) . 驅(qū)動(dòng)復(fù)雜 RLC 互連樹的邏輯門延時(shí) . 半導(dǎo)體學(xué)報(bào) , 2021, 25(8): 10361040 [8] Brant . The Impact of IC Technology on the Power Processing Industry. 世界電子元器件 , 2021, 7: 4042 [9] 潘日華 , 童家榕 , 唐璞山 . 數(shù)字邏輯功能提取器閉 . 微電子學(xué) , 1997, 24 27(3): 150154 [10] 高海霞 , 楊銀堂 , 董剛 . 一種改進(jìn)的布局前平均線長(zhǎng)估計(jì)算法 . 西安電子科技大學(xué)學(xué)報(bào) , 2021, 32(6): 907910 [11] 戴梅萼 , 史嘉權(quán) . 微型計(jì)算機(jī)技術(shù)及應(yīng)用 . 清華大學(xué)出版社 , 1996 [12] 王艷芳 . RISC 技術(shù)發(fā)展 研究 . 科技情報(bào)開發(fā)與經(jīng)濟(jì) , 2021, 15(13):237 [13] 夏宇聞 . Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程 . 北京 : 航空航天大學(xué)出版社 ,2021, 7: 171173 [14] 潘松 , 潘明 . 現(xiàn)代計(jì)算機(jī)組成原理 . 北京 : 科學(xué)出版社 , 2021 [15] 孫延鵬 , 張芝賢 , 尹常永 . VHDL 與可編程邏輯器件應(yīng)用 . 北京 :航空工業(yè)出版社 , 2021 [16] 劉昌華 . 數(shù)字邏輯 EDA 設(shè)計(jì)與實(shí)踐 . 北京 : 國(guó)防工業(yè)出版社 , 2021 [17] Era Corportation . Altera Introduction to Quartus II. [18] 李明剛 . 64 位 MIPS 指令處理器的流水線設(shè)計(jì) . 現(xiàn)代電子技術(shù) , 2021 (3): 98100 附錄 1 include define uchar unsigned char define uint unsigned int uchar code DATA_7SEG[10]={0xC0,0xF9,0xA4,0xB0,0x99, 0x92,0x82,0xF8,0x80,0x90,}。 uchar flag。 uchar n=0。 uchar t_1=0。 void bh()。 IE=0x82。 TH0=(50000/256)。 if(set=5)set=0。 again:if(P3_2==0)goto again。h10。 else P1=0x86。 } 延時(shí) 1ms*K 子函數(shù) void delay(uint k) { uint i,j。j60。 if(P3_5==0) { delay(10)。delay(500)。P1=DATA_7SEG[m]。 if(P3_5==0) {delay(10)。delay(500)。 if(P3_5==0) { delay(10)。delay(500)。P1=DATA_7SEG[m]。 if(P3_5==0) {delay(10)。delay(500)。delay(1)。data_flag=0。} delay(500)。P1=DATA_7SEG[m]。 if(P3_5==0) {delay(10)。delay(500)。if(P3_5==0){P1=0xb6。 P1=0xdf。 if(set!=1){EX1=0。PCON=0x00。if(f=5){PCON=0x00。 t_2++。 delay(3000)。h++) { for(f=0。P1=0x5f。delay(500)。 P3_0=0。f3。 P1_7=0。 n=0。 delay(500)。TR0=0。 } } } TR0=0。 P3_0=0。 case 1:work()。 case 3:in_time2()。 default:break
點(diǎn)擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計(jì)相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1