微機(jī)原理4章總線周期和時(shí)序-預(yù)覽頁
【正文】 CLK M / IO A19~A16/S6~S3 A15~A0 ALE RD DT/R DEN 高 M 低 IO A19~A16 S6~S3 地址輸出 DATA IN ? ? ? BHE/S7 26 ,可用一個(gè)產(chǎn)生 READY 信號的電路 ,使在 T3和 T4之間產(chǎn)生一個(gè)或幾 個(gè) Tw來解決時(shí)序配合 27 T1 T2 TW T4 CLK M / IO A19~A16/S6~S3 AD15~AD0 ALE RD DT/R DEN 高 M 低 IO A19~A16 S6~S3 地址輸出 DATA IN T3 WAIT READY READY 插入 TW狀態(tài)的存儲(chǔ)器讀周期 28 8086的寫周期時(shí)序 8088的寫周期時(shí)序 CLK M / IO A19~A16/S6~S3 AD15~AD0 ALE WR DT/R DEN 高 M 低 IO A19~A16 S6~S3 地址輸出 T1 T2 T3 T4 DATA OUT 29 寫周期亦由 4個(gè) T狀態(tài)組成 ,與讀周期時(shí)序類似 ,不同點(diǎn)為 : ① 當(dāng) A15～ A0被鎖存后 ,在 T2狀態(tài) CPU要把 寫 入的數(shù)據(jù) 放至 AD15～ AD0上 ②因要寫入在 T2用 WR來代替 RD ③ DT/R應(yīng)為 高電平 ,表示發(fā)送 同樣當(dāng)與 CPU速度不配時(shí) ,亦可插入 Tw 30 8086的寫周期時(shí)序 CLK M / IO A19~A16/S6~S3 AD15~AD0 ALE WR DT/R DEN 高 M 低 IO A19~A16 S6~S3 數(shù)據(jù)輸出 8088的寫周期時(shí)序 T1 T2 T3 T4 DATA OUT 31 初步了解了時(shí)序的一些基本概念后，再回過頭來看一下前面提到過的液晶摸塊中的 HD61202 的讀出時(shí)序： 讀寫使能信號 E 讀寫選擇信號 R/W 數(shù)據(jù)、指令選擇信號 D/I 芯片選擇信號 CS 數(shù)據(jù) DB7~DB0 注： D/I=1 為數(shù)據(jù)操作； D/I=0 為寫指令或讀狀態(tài) 32 其它總線簡介 總線概念 所謂總線， 就是在設(shè)備 (或模塊 )與設(shè)備 (或模塊 )之間傳送信息的一組公用信號線， 它是一條公用的信號通路。 Intel 系列微機(jī)系統(tǒng)的主要總線如下： 33 PC/XT總線 XT總線是 IBM PC/XT 個(gè)人計(jì)算機(jī)采用 的總線。 PCI 總線 PCI(Peripheral Component Interconnect) 總線性能優(yōu)良，可同時(shí)支持多組外設(shè)，又不 受制于微處理器，并且兼容 ISA、 EISA等總線，與它們共存于 PC 系統(tǒng)中，它的規(guī)范確保了“即插即用”的實(shí)現(xiàn)，極大的方便了用戶，從而得到廣泛的應(yīng)用 ,成為總線的主流 。 USB總線 隨著 PC機(jī)的普及，計(jì)算機(jī)的外部設(shè)備也越來越多。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1